技術編號：6656371
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種方法和設備，用于通過構造可并行訪問的值的集合、借助于縮減數(shù)量的線路來管理總線，以例如實現(xiàn)具有存儲器的設備的地址總線。背景技術 在半導體存儲器的例子中，該存儲器分別包括數(shù)據(jù)總線和地址總線。地址總線包括一組并行地址線，二進制字可以通過該組并行地址線來表示，以指明讀或注冊訪問的指定地址。每個地址線對應于指定的一行二進制字。因此，利用并行地址，具有n條地址線(其中n是整數(shù))的地址總線的瞬時狀態(tài)允許在2n之中選擇地址。存儲器容量的發(fā)展相應地增加了訪問所...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。