技術編號：6757993
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路設備領域，更特別地涉及集成電路存儲器設備、系統(tǒng)及方法。背景技術 如圖1所示，一種集成電路存儲器設備，例如動態(tài)隨機存取存儲器(DRAM)設備11，可以包括多個耦接至相應的輸入/輸出緩沖器32-1至32-n的輸入/輸出引腳30-1至30-n。此外，輸入/輸出緩沖器32-1至32-n中的每個可以包括相應的輸入電路10-1至10-n及相應的輸出電路20-1至20-n。該輸入/輸出緩沖器因此可以在寫操作期間從數(shù)據(jù)引腳30-1至30-n寫數(shù)據(jù)DQ-1...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。