技術(shù)編號：6758598
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種集成電路測試方法，特別是涉及一種測試系統(tǒng)整合芯片的方法。背景技術(shù) 當(dāng)系統(tǒng)整合芯片(SOC)內(nèi)嵌入多塊同類型的非易失存儲器(NVM)時，為實(shí)現(xiàn)對多塊NVM的測試，目前通常使用的方法是，采用一套測試接口復(fù)用，通過多塊NVM的分時管腳復(fù)用控制，實(shí)現(xiàn)多塊NVM的分時測試。該方案雖然通過管腳復(fù)用解決了多塊NVM的可測性，但是由于多塊NVM的測試是分時進(jìn)行的，測試時間接近多塊NVM測試時間的倍乘，而NVM具有擦/寫時間長的特點(diǎn)，對NVM的擦/寫時間往往是...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。