技術(shù)編號(hào):6763660
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明系關(guān)于具有復(fù)數(shù)設(shè)置于至少一列之記憶芯片以及至少一緩沖芯片之半導(dǎo)體記憶模塊,該緩沖芯片驅(qū)動(dòng)并接收給記憶芯片之時(shí)鐘信號(hào)以及指令及地址信號(hào),以及經(jīng)由模塊內(nèi)部之一時(shí)鐘,地址與指令及數(shù)據(jù)總線至記憶芯片或來(lái)自記憶芯片之?dāng)?shù)據(jù)信號(hào),且其形成至外部主要記憶總線之接口。背景技術(shù) 對(duì)于具有大積體化之極快速的記憶架構(gòu)而言,例如DDR-IIIDRAMs,在未來(lái)將需要「緩沖芯片」。附第8圖說(shuō)明此種記憶系統(tǒng),其中位于個(gè)別記憶模塊100,200之緩沖芯片100,210以串連方式連接...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類技術(shù)無(wú)源代碼,用于學(xué)習(xí)原理,如您想要源代碼請(qǐng)勿下載。