技術(shù)編號(hào)：6775025
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種延遲鎖定回路電路；更具體地說(shuō)，本發(fā)明涉及一種用于根據(jù)諸如壓力或溫度的操作條件來(lái)控制同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)中的延遲鎖定回路電路的輸出的存儲(chǔ)器裝置。背景技術(shù) 通常，延遲鎖定回路(DLL)是用于通過(guò)使用外部輸入時(shí)鐘信號(hào)來(lái)控制從諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的半導(dǎo)體存儲(chǔ)器裝置至外部裝置的輸出數(shù)據(jù)的時(shí)序的電路。為了從半導(dǎo)體存儲(chǔ)器裝置傳輸數(shù)據(jù)至芯片集或CPU而無(wú)任何錯(cuò)誤，該半導(dǎo)體存儲(chǔ)器裝置的輸出與從該芯片集或該CPU所產(chǎn)生的時(shí)鐘信號(hào)同步...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。