技術(shù)編號(hào)：6775306
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊 ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用于產(chǎn)生n比特輸出指針的電路裝置，特別是用于半導(dǎo)體存儲(chǔ)器中一種具有可調(diào)整讀取延遲的FIFO基礎(chǔ)讀取延遲計(jì)數(shù)器的電路裝置；本發(fā)明還涉及一種半導(dǎo)體存儲(chǔ)器與方法。背景技術(shù) 在現(xiàn)代計(jì)算機(jī)與軟件應(yīng)用中越來越需要在較短的時(shí)間內(nèi)處理更大量的數(shù)據(jù)，大尺寸集成存儲(chǔ)器(例如同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(S-DRAM)存儲(chǔ)器)即用于存儲(chǔ)數(shù)據(jù)。S-DRAMs是標(biāo)準(zhǔn)存儲(chǔ)器模塊，其包含了大尺寸集成晶體管與電容器，使得在無須另外等待周期下即可對(duì)存儲(chǔ)器進(jìn)行存取。圖1說明了在專利檔D...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。