技術(shù)編號(hào)：6818896
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及，特別是涉及具有深度不同的溝道的MOSFET集成電路器件等。近年來，隨著半導(dǎo)體集成電路的高集成化的進(jìn)展，要求元件進(jìn)一步細(xì)微化。根據(jù)使元件細(xì)微化，對(duì)于元件分離區(qū)域希望縮小化，這成為重要的課題。在現(xiàn)有技術(shù)中，在一般的半導(dǎo)體集成電路中，為了元件間的電氣分離，大多使用對(duì)由LOCOS(Local Oxidation of Silicon)法所產(chǎn)生的半導(dǎo)體襯底的硅進(jìn)行選擇氧化的方法。但是，在使用LOCOS法進(jìn)行元件間分離的情況下，在半導(dǎo)體集成電路制造時(shí)會(huì)在分...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。