技術(shù)編號(hào)：6829505
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾(domino)電路中雙極性消除的方法與裝置。相關(guān)技術(shù)描述絕緣體上硅結(jié)構(gòu)(SOI)技術(shù)是一種目前用于提高數(shù)字邏輯電路性能的增強(qiáng)型硅技術(shù)。應(yīng)用SOI技術(shù)設(shè)計(jì)者可提高數(shù)字邏輯集成電路的運(yùn)行速度同時(shí)降低其總功率消耗。這些技術(shù)上的進(jìn)步將導(dǎo)致開發(fā)以較小的功率操作的更復(fù)雜與更快的計(jì)算機(jī)集成電路?；パa(bǔ)金屬氧化物半導(dǎo)體(CMOS)復(fù)合多米諾邏輯(CDL)電路或稱多米諾電路已經(jīng)公知。CMOS多米諾電路提供一個(gè)例如NOR功能或NAN...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。