技術編號：6844394
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明一般涉及場效應晶體管，尤其涉及具有絕緣體上硅(SOI)結(jié)構的場效應晶體管。背景技術 隨著時間的推移，SOI已經(jīng)成為場效應晶體管(FET)技術中的流行設計。在前幾年，F(xiàn)ET大的結(jié)電容阻礙了其性能。例如，在摻雜N的區(qū)嵌入在P型硅襯底內(nèi)的NMOS晶體管中，在襯底內(nèi)形成耗盡區(qū)。這些耗盡區(qū)位于P型和N型區(qū)之間的各個區(qū)域(稱為PN結(jié))，其特征為多數(shù)載流子的數(shù)目耗盡。因此，在該NMOS可正常工作之前必須對耗盡區(qū)注入多數(shù)載流子。重新向耗盡區(qū)注入多數(shù)載流子可能需要長的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。