技術編號：6856508
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明一般涉及靜電放電保護(ESD)，更具體地說，涉及一種用于ESD電路中的改良的晶體管。這種改良的晶體管當在不直接涉及ESD保護的電路系統(tǒng)中使用時，還能提供更為耐用的ESD性能。背景技術 對于采用LOCOS(硅局域氧化)，淺或深的溝槽隔離和其它方法來限定有源極器件區(qū)域的工藝中，會在隔離邊緣處出現缺陷。正如把LOCOS隔離用作示例的圖1中所示，襯底10具有一層用氧化層12與襯底10的表面分隔開的氮化物掩膜14。襯底10處在氧化的氣氛中，且在氧化層12暴露的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。