技術(shù)編號：6869111
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體集成電路的布局(layout)技術(shù)，尤其是涉及 有效適用于結(jié)合用多個用晶體管或邏輯門構(gòu)成的最小單元(以下稱作 核心單元)，從而形成具有預定功能的功能模塊的半導體集成電路的 技術(shù)。背景技術(shù)作為用于降低半導體集成電路中的功能模塊在待機狀態(tài)時的功 耗的典型方法，有停止對功能模塊內(nèi)部供給的時鐘的方法。但是在晶 體管截止時的泄漏電流大的情況下，即使停止待機狀態(tài)的功能模塊的 內(nèi)部時鐘，降低功耗的效果也不足夠。作為能切斷流向不使用的電路 塊的泄漏電流、謀...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。