技術(shù)編號：6931106
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體制造，特別涉及一種。 背景技術(shù)半導體集成電路的制作是極其復雜的過程，目的在于將特定電路所需的各種電子 組件和線路，縮小制作在小面積的晶片上。其中，各個組件必須藉由適當?shù)膬?nèi)連導線來做電 性連接，才能發(fā)揮所期望的功能。由于集成電路的制作向超大規(guī)模集成電路(ULSI)發(fā)展，其內(nèi)部的電路密度越來 越大，隨著芯片中所含元件數(shù)量不斷增加，實際上就減少了表面連線的可用空間。這一問題 的解決方法是采用多層金屬導線設計，利用多層絕緣層和導電層相互疊加的多層連...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。