技術(shù)編號(hào)：6935575
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是提供一種避免低介電常數(shù)(low k)介電層發(fā)生介電特性劣化的方法。由于在金屬內(nèi)連線(xiàn)間所產(chǎn)生的RC時(shí)間延遲是由金屬導(dǎo)線(xiàn)的電阻值(R)與金屬導(dǎo)線(xiàn)間的介電層的寄生電容(C)的相乘積，故減少RC時(shí)間延遲的方法可利用電阻值較低的金屬做為金屬導(dǎo)線(xiàn)，或者是降低金屬導(dǎo)線(xiàn)間介電層的寄生電容。在降低電阻方面，使用純銅作為導(dǎo)線(xiàn)材料的銅連結(jié)線(xiàn)技術(shù)(copperinterconnect technology)以取代傳統(tǒng)的鋁銅合金[Al∶Cu(0.5％)]為主要材料的多重金屬...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。