技術編號:6944992
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路,尤其涉及一種可減小ESD器件尺寸的ESD保護結構。背景技術隨著集成電路制造工藝水平進入集成電路線寬的深亞微米時代,CMOS工藝特征尺 寸不斷縮小,晶體管對于高電壓和大電流的承受能力不斷降低,深亞微米CMOS集成電路更 容易遭受到靜電沖擊而失效,從而造成產(chǎn)品的可靠性下降。靜電在芯片的制造、封裝、測試和使用過程中無處不在,積累的靜電荷以幾安培或 幾十安培的電流在納秒到微秒的時間里釋放,瞬間功率高達幾百千瓦,放電能量可達毫焦 耳,對芯片的摧毀...
注意:該技術已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權人授權前,僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權,增加技術思路,做技術知識儲備,不適合論文引用。