技術(shù)編號：6955249
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)的制造領(lǐng)域，尤其涉及。 背景技術(shù)隨著半導(dǎo)體結(jié)構(gòu)制造技術(shù)的發(fā)展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小，相應(yīng)地，源/漏區(qū)與金屬電極相接觸的面積也被縮小，這種縮小的接觸面積導(dǎo)致接觸電阻的顯著增加。如圖9中所示，在現(xiàn)有技術(shù)美國專利申請US2010/010904A1中提出一種降低源/ 漏區(qū)接觸電阻的方法，該方法的步驟如下刻蝕源/漏區(qū)116上方的第一介質(zhì)層110，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。