技術(shù)編號：7028103
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，更具體而言，涉及不對稱異質(zhì)結(jié)構(gòu)FET和制造方法。背景技術(shù)對于金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的性能改善已經(jīng)有重要的調(diào)查研究。但是，一個主要的挑戰(zhàn)是MOSFET的縮放(scaling)以提升驅(qū)動電流而沒有短溝道性能和關(guān)斷狀態(tài)泄漏電流的劣化。為了改善性能，薄限制半導(dǎo)體溝道區(qū)域(例如SiGe)已吸引了注意，這是由于其在減小的帶隙層中的空穴限制(hole confinement),該空穴限制轉(zhuǎn)而導(dǎo)致PM0SFET短溝道效...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。