技術(shù)編號：7106345
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明總的來說涉及集成電路，更具體地，涉及集成電路的設(shè)計(jì)方法。背景技術(shù)·集成電路的設(shè)計(jì)通常包括若干階段。在集成電路的大規(guī)模制造之前，通常制造原型以驗(yàn)證集成電路的設(shè)計(jì)。現(xiàn)場可編程門陣列(FPGA)和單元設(shè)計(jì)(Cell based Design,CBD)是多數(shù)通用的設(shè)計(jì)方法。圖I示出了 FPGA設(shè)計(jì)，其包括以陣列方式設(shè)置的多個邏輯單元，其中內(nèi)置有預(yù)定的布線(未示出)。FPGA可通過反熔絲開關(guān)箱(未示出)進(jìn)行編程，使得具有相同F(xiàn)PGA設(shè)計(jì)的芯片可用于實(shí)現(xiàn)具有不同...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。