技術(shù)編號：7156078
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種用于先進(jìn)集成電路制造的整合嵌入式鍺硅和應(yīng)力記憶制造環(huán)節(jié)的工藝流程。背景技術(shù)對于45nm節(jié)點(diǎn)下的半導(dǎo)體制造工藝，可以提高載流子遷移率的的各種應(yīng)力技術(shù)，例如雙應(yīng)力薄膜(DSL)、應(yīng)力近臨技術(shù)(SPT)和應(yīng)力記憶技術(shù)(SMT)，已經(jīng)得到廣泛地應(yīng)用。其中，應(yīng)用于PFET源/漏區(qū)的嵌入式鍺硅(eSiGe)是提高PFET器件性能的最有效的應(yīng)力技術(shù)?，F(xiàn)有技術(shù)披露了一種集成嵌入式鍺硅、應(yīng)力記憶和雙應(yīng)力薄膜的半導(dǎo)體器件制造 工藝流程...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。