技術(shù)編號:7161938
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種IT-DRAM結(jié)構(gòu)及其制備方法,尤其涉及一種基于埋層N型阱的異質(zhì)結(jié)IT-DRAM結(jié)構(gòu)及其制備方法。背景技術(shù)隨著半導(dǎo)體集成電路器件特征尺寸的不斷縮小,傳統(tǒng)1T/1C嵌入式DRAM單元為了獲得足夠的存儲電容量(一般要求30fF/cell),其電容制備工藝(stack capacitor或者deep-trench capacitor)將越來越復(fù)雜,并且與邏輯器件工藝兼容性越來越差。因此,與邏輯器件兼容性良好的無電容DRAM (Capacitorle...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。