技術(shù)編號(hào):7162409
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種裝有包括多孔結(jié)構(gòu)電介質(zhì)薄膜的半導(dǎo)體器件,并涉及其制作方法。背景技術(shù) 作為關(guān)于需要微型化的半導(dǎo)體集成電路設(shè)計(jì)規(guī)則的引入結(jié)果,內(nèi)連延遲已經(jīng)成為明顯的問題。為力圖解決這種問題,近來已積極地在研究一種在層間電介質(zhì)薄膜中使用多孔的結(jié)構(gòu)來得到較低的介電常數(shù)。與對(duì)層間電介質(zhì)的材料選擇結(jié)合在一起,在降低介電常數(shù)技術(shù)方面,多孔結(jié)構(gòu)的使用構(gòu)成了關(guān)鍵因素。但是,做成多孔結(jié)構(gòu)的電介質(zhì)薄膜常常造成與上面或下面鄰接層的不充分粘結(jié)。除此之外,通常,做成多孔結(jié)構(gòu)的電介質(zhì)薄膜...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。