技術(shù)編號：7167138
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明屬于LED芯片外延生長，具體涉及。背景技術(shù)外延生長中降低位錯密度至關(guān)重要，這種缺陷嚴(yán)重限制了 UV LED、UV探測器以及激光器等性能的進一步提高。目前，主要通過側(cè)向外延生長技術(shù)就是為減少生長層中的穿透位錯密度，首先在傳統(tǒng)的襯底(藍寶石、SiC、Si等)上生長一定厚度的GaN外延層，其次， 采用化學(xué)氣相外延(CVD)或等離子輔助的化學(xué)氣相沉積(PECVD)沉積一定厚度的SiO2或 SiN作為掩膜層。在SiOdi刻過程中需用標(biāo)準(zhǔn)的光刻技術(shù)和刻蝕技術(shù)制備...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。