技術(shù)編號(hào)：7181248
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明有關(guān)一種形成輕摻雜漏極(lightly doped drain)的方法，具體說有關(guān)一種于薄膜晶體管(thin film transistor)中。(2)背景技術(shù)熟知薄膜晶體管的人士了解，位于薄膜晶體管的漏極區(qū)域鄰近的強(qiáng)電場(chǎng)，通常會(huì)造成高漏電流的情形。為了抑制此些電場(chǎng)的大小，偏置的基極結(jié)構(gòu)(offsetgate structure)、輕摻雜漏極(lightly doped drain)結(jié)構(gòu)與多基極結(jié)構(gòu)(multi-gate structure)因而形成...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。