技術(shù)編號：7210715
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明是有關(guān)于一種晶片級芯片尺寸封裝(Wafer Level Chip ScalePackage，WLCSP)結(jié)構(gòu)及工藝，且特別是有關(guān)于一種能夠改善晶片上介電層間剝離(peeling)現(xiàn)象的晶片級芯片尺寸封裝結(jié)構(gòu)及工藝。請參照圖1至圖7，其為普通晶片級芯片尺寸封裝的制作流程示意圖。首先請參照圖1，提供一晶片100，于晶片100上形成一第一介電層102，接著再于第一介電層102上形成一第二介電層104。第一介電層102與第二介電層104中具有圖案化線路，以使...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。