技術(shù)編號：7213405
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及本導(dǎo)體制作工藝，更具體地說，涉及一種引入了硅化物保護(hù)自對準(zhǔn)CMOS工藝的0.6微米BICMOS工藝。背景技術(shù)在半導(dǎo)體器件的性能要求中，越來越多的客戶要求減小接觸孔電阻、 減小多晶硅互連電阻、減小有源區(qū)串聯(lián)電阻并提高標(biāo)準(zhǔn)邏輯器件 (Standard CMOS)的驅(qū)動能力，而其他的雙極管、功率器件及肖特基器件 不受任何影響。發(fā)明內(nèi)容本發(fā)明旨在提供一種引入了硅化物保護(hù)自對準(zhǔn)工藝的0.6微米 BICMOS工藝，能在不破壞其他的雙極管、功率器件及肖特基器件...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。