技術(shù)編號(hào)：7223950
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。在硅和硅合金中使用互補(bǔ)結(jié)型場(chǎng)效應(yīng)晶體管和MOS晶體管的集成電路背景領(lǐng)域本發(fā)明一般地涉及集成電路與器件，尤其涉及MOS晶體管和結(jié)型場(chǎng)效應(yīng) 晶體管(JFET)及電路。相關(guān)領(lǐng)域的描述超大規(guī)模集成電路近三十年來(lái)一直趨向于按比例縮小到更小的尺寸以獲 得更高的封裝密度和更快的速度。當(dāng)前，CMOS技術(shù)在2005年就能在亞100 納米(nm)最小尺寸下制造了。用在100 nm以下的最小線寬按比例縮小CMOS 向集成電路的設(shè)計(jì)者提出了諸多問題。如下將突出表述按比例縮小到10...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。