技術(shù)編號：7224816
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及具有薄溝道區(qū)的晶體管的半導(dǎo)體處理領(lǐng)域。 背景技術(shù)互補金屬氧化物半導(dǎo)體(CMOS)晶體管的制造趨勢是具有d 、溝道 區(qū)。在US 2004/0036127中示出了具有減小主體的晶體管的示例，其 包括溝道區(qū)連同三柵結(jié)構(gòu)。其它小溝道晶體管是在重?fù)诫s村底上生長 的輕摻雜或無摻雜外延層中形成的5摻雜晶體管。例如參見轉(zhuǎn)讓給本 申請受讓人的、2004年9月29日提交的、申請序號為10/955669的 "Metal Gate Transistor with Epi...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。