技術(shù)編號(hào)：7238145
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明提供一種在，尤指一種利用原位(in-situ)氮?dú)馓幚砉に嚨那逑捶椒?。背景技術(shù)銅雙鑲嵌(dual damascene)技術(shù)搭配低介電常數(shù)(low-k; k^2.9)介電層為 目前所知高集成度、高速邏輯集成電路芯片制造以及0.13微米以下半導(dǎo)體工 藝的最佳金屬內(nèi)連線解決方案。其原因在于銅具有低電阻值(比鋁低30%)以 及優(yōu)選抗電致遷(electro-migration resistance)等特性，而具有低介電常數(shù)的介 電層材料能幫助降低金屬導(dǎo)線之間的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。