技術(shù)編號：7506846
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本說明書中記載的實施方式涉及輸入電路。背景技術(shù)在半導(dǎo)體集成電路，例如半導(dǎo)體存儲裝置中，設(shè)置在預(yù)定的定時導(dǎo)入輸入信號的輸入電路。一般地，這個輸入電路伴隨選通(strobe)信號的邏輯變化的定時導(dǎo)入輸入信 號。近幾年的半導(dǎo)體存儲裝置例如NAND單元型閃存中，采用40Mbps左右的單倍數(shù)據(jù)率(SDR)的接口，然而，近幾年，為了使NAND型閃存的訪問效率提高，將接口設(shè)為雙倍數(shù)據(jù)率(DDR)，133Mbps 200Mbps，更要求其以上的速度的接口。發(fā)明內(nèi)容本發(fā)明的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。