技術(shù)編號：7507368
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及能夠?qū)斎霑r鐘信號提供延時以便均等地劃分其時鐘周期的數(shù)字DLL(延時鎖相環(huán))器件、數(shù)字DLL控制方法和數(shù)字DLL控制程序。背景技術(shù) 首先，作為DLL器件的示例，參考用于DDR(Double Data Rate，雙數(shù)據(jù)速率)存儲器、DDR2存儲器等等的存儲器接口。圖5是示出了DDR存儲器接口中DQS(讀數(shù)據(jù)選通)信號和DQ(讀數(shù)據(jù))信號時序的一個示例的時序圖。DQS信號具有時鐘周期T。從DDR存儲器傳輸至ASIC的DQS信號和DQ信號的相位在變化點...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學習。