技術(shù)編號：7510847
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路，涉及一種實現(xiàn)延遲信號的延時電路。背景技術(shù)隨著集成電路技術(shù)的不斷演進(jìn)，片上系統(tǒng)soc技術(shù)應(yīng)運而生，更多的電路需要被集成在單一芯片中。這就要求集成電路設(shè)計者們設(shè)計的 電路在實現(xiàn)功能的同時盡量占用較少的芯片面積。因為多用一些芯片面 積就意味著更高的流片成本。其中，延時電路就需要在實現(xiàn)較大延時的 同時盡量減小版圖面積，并和其他芯片中電路集成在單一芯片內(nèi)。例如， 在上電復(fù)位芯片中占較大面積的延時電路可延遲上電復(fù)位信號的時間 較長，保證可靠復(fù)位系統(tǒng)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。