技術(shù)編號：7510905
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及編解碼和集成電路技術(shù)，特別涉及一種縮短循環(huán)碼的糾錯譯碼算法的集成電路(ASIC)實現(xiàn)方法及其電路。其中實現(xiàn)最復(fù)雜的是第2、3兩個步驟，下面是兩種常見的實現(xiàn)方法附圖說明圖1為經(jīng)典譯碼算法的實現(xiàn)方案原理圖。這種算法為經(jīng)典的BCH碼譯碼算法，對于碼字長度很短的情況，這種方法能夠很好的譯碼，而且對于非高速系統(tǒng)也能很好的運用，這種譯碼算法的思想是通過輸入的碼流計算出伴隨式S，在計算伴隨式的時候，如果采用的譯碼碼字為原碼，那么，只要按照幾個生成多項式的表達式...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。