技術(shù)編號(hào)：7515714
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及高速接口領(lǐng)域，尤其涉及一種帶前向時(shí)鐘的高速輸入輸出接口(I/O)的接收電路。背景技術(shù)由于時(shí)鐘抖動(dòng)、偏斜、隊(duì)列間同步以及串?dāng)_噪聲等各種非理想因素的影響，并行傳輸速率的進(jìn)一步提高面臨巨大的挑戰(zhàn)。串行傳輸方式逐漸成為深亞微米下高速數(shù)據(jù)傳輸系統(tǒng)的主要選擇。圖I示出了現(xiàn)有的一種帶前向時(shí)鐘的高速輸入輸出接口結(jié)構(gòu)。如圖I所示，所述輸入輸出接口包括發(fā)送端(或稱發(fā)送電路)和接收端(或稱接收電路)。所述發(fā)送端包括發(fā)送D觸發(fā)器、數(shù)據(jù)發(fā)送緩存、鎖相環(huán)(PLL)和時(shí)鐘發(fā)送...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。