技術編號：7520095
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。背景本發(fā)明涉及在休眠模式期間控制信號狀態(tài)和漏電流。一臺計算機(例如，掌上型計算機或筆記本計算機)可能含有至少一種休眠模式，以便在該計算機處于非使用狀態(tài)時節(jié)約電能。在此休眠模式中，提供給計算機的特殊半導體封裝或芯片的一個或多個電壓電源可能會被切斷。例如，在計算機的微處理器中，休眠模式期間微處理器的低壓核心電源可能會被切斷。而高壓核心電源則保持向微處理器的輸入/輸出(I/O)電路供電。休眠模式期間，I/O電路保持低功耗狀態(tài)(而不是被切斷)以保持微處理器的外部接...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。