技術(shù)編號(hào):7521000
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及PLL (Wiase Locked Loop 鎖相環(huán))電路,特別是涉及無(wú)需使噪聲特性劣化、就能抑制消耗電力而提高可靠性的PLL電路。背景技術(shù)[以往的PLL電路圖9]參照?qǐng)D9對(duì)以往的PLL電路進(jìn)行說(shuō)明。圖9是以往的PLL電路的結(jié)構(gòu)圖。如圖9所示,以往的PLL電路由以下部分構(gòu)成VC0(VoltageControlled Oscillator 電壓控制振蕩器)1、PLL IC(PLL IntegratedCircuit 相位比較單元)2、模擬濾波器3、...
注意:該技術(shù)已申請(qǐng)專(zhuān)利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專(zhuān)利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類(lèi)技術(shù)注重原理思路,無(wú)完整電路圖,適合研究學(xué)習(xí)。