技術(shù)編號(hào)：7531725
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用于消除控制電路接收的信號(hào)中自抖動(dòng)的PLL電路，特別是在接收機(jī)中的時(shí)鐘和數(shù)據(jù)恢復(fù)電路(CDR)發(fā)出的信號(hào)中的自抖動(dòng)。背景技術(shù) 圖1根據(jù)現(xiàn)有技術(shù)示出ADPLL電路(ADPLL全數(shù)字鎖相環(huán))。PLL電路可以是模擬的或是數(shù)字的。PLL電路是鎖相環(huán)，并被用于同步兩個(gè)振蕩的頻率和相位。在這種情況下，PLL電路主要包括相位比較電路，用于產(chǎn)生相位差信號(hào)并確定收到的信號(hào)和來自PLL電路的反饋輸出信號(hào)之間的相位差；下行環(huán)路濾波器，用于濾波產(chǎn)生的相位差信號(hào)；以及...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。