技術(shù)編號：7541899
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提出一種FPGA互連結(jié)構(gòu)。所述的FPGA互連結(jié)構(gòu)包括第一級多路復(fù)用器和至少另一級多路復(fù)用器，其中第一級多路復(fù)用器的輸出信號構(gòu)成所述至少另一級多路復(fù)用器的輸入信號；所述至少另一級多路復(fù)用器包括多個(gè)多路復(fù)用器，所述多個(gè)多路復(fù)用器具有相同的多位第一輸入信號。多位數(shù)據(jù)通路經(jīng)過基本相同的繞線路徑，即每條通路的延時(shí)基本相同，從而保證了數(shù)據(jù)的正常傳輸，并減小了具有相同輸入的多路復(fù)用器間的設(shè)計(jì)面積。專利說明一種面積優(yōu)化的FPGA互連結(jié)構(gòu) [0001]本發(fā)明涉及...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。