技術(shù)編號：8225976
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。 本發(fā)明涉及集成電路可靠性設(shè)計，具體地說，本發(fā)明涉及一種用于三維 集成電路片上網(wǎng)絡(luò)的路由器及路由方法。背景技術(shù) 三維集成技術(shù)是一種將芯片不同的器件層堆疊起來，垂直集成在一起的一 種封裝技術(shù)（可參考BanerjeeK.，etal.，"3_DICsanovelchipdesignfor improvingdeep-submicrometerinterconnectperformanceandsystems-〇n-chip integration，，'inpro...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。