技術(shù)編號：8396018
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。版圖的設(shè)計和驗證是集成電路設(shè)計流程中重要的一環(huán)，高效準確的驗證能夠有效地提高集成電路設(shè)計的效率，極大降低設(shè)計失敗的風(fēng)險。集成電路版圖的設(shè)計規(guī)則用來控制版圖的驗證內(nèi)容，它一般會先定義版圖中的圖層，然后通過一些規(guī)則命令來檢查這些圖層間或圖層內(nèi)的參數(shù)值(比如間距)是否在工藝制造允許的范圍內(nèi)，從而達到版圖驗證的目的。設(shè)計規(guī)則的內(nèi)容一般保存在設(shè)計規(guī)則文件中，其內(nèi)容與集成電路設(shè)計的工藝相關(guān)，對于不同的工藝(比如90nm, 65nm, 40nm),設(shè)計規(guī)則文件的內(nèi)容也是...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。