技術(shù)編號：8474877
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。 本發(fā)明屬于集成電路設(shè)計與測試領(lǐng)域，涉及一種多維相似壓縮電路。背景技術(shù) 面向數(shù)字邏輯電路對測試壓縮率持續(xù)遞增的需求，本發(fā)明提出一種多維相似性測 試圖形的解壓電路，采用兩個較短的、轉(zhuǎn)換次數(shù)少的種子向量在時間域及空間域的線性解 壓方法，對每個測試切片或每條掃描鏈均生成較長的、相似的測試向量，由此組成的多維相 似性測試圖形應(yīng)用于數(shù)字邏輯電路測試時易于壓縮，可同時壓縮測試通道數(shù)目和掃描輸入 長度。 以微處理器 MPU (Micro Processor Unit)和...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。