技術(shù)編號：8545233
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。在45nm技術(shù)節(jié)點及以上的MOS晶體管工藝中，一般都是采用二氧化硅作為柵氧化層，采用多晶硅作為柵極材料。隨著半導體器件幾何尺寸的進一步縮小，柵氧化層厚度也隨著減小，這將帶來越來越高的柵漏電流。在32nm技術(shù)節(jié)點及以下，已經(jīng)大規(guī)模地采用高K介質(zhì)/金屬柵(HKMG)結(jié)構(gòu)來代替柵氧化層/多晶硅柵極結(jié)構(gòu)作為解決方案。目前在32nm技術(shù)節(jié)點上，采用HKMG結(jié)構(gòu)后，柵漏電流已降為原來的十分之一。在制作HKMG結(jié)構(gòu)晶體管的工藝方面，存在著兩種集成方案前柵集成方案(Gat...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。