技術編號：9377724
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。隨著半導體器件中晶體管的集成度越來越高，晶體管的特征尺寸越來越小，晶體管中載流子的遷移率逐漸下降。載流子遷移率的下降不僅會降低晶體管的切換速度，而且還會降低晶體管的驅動電流，最終導致晶體管的器件性能降低。在現(xiàn)有技術中技術人員采用應變硅技術，即通過引入局部單向拉伸或壓縮型應力到晶體管的導電溝道，以提升晶體管的導電溝道內載流子遷移率。目前，通常在PMOS器件的溝道區(qū)中嵌入應變硅層(比如SiGe)，以對溝道區(qū)施加適當?shù)膲簯ΓM而提高空穴的遷移率和PMOS器件性...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。