技術(shù)編號：9632625
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。為了改善存儲器件的密度，業(yè)界已經(jīng)廣泛致力于研發(fā)減小二維布置的存儲器單元的尺寸的方法。隨著二維(2D)存儲器件的存儲器單元尺寸持續(xù)縮減，信號沖突和干擾會顯著增大，以至于難以執(zhí)行多電平單元(MLC)操作。為了克服2D存儲器件的限制，業(yè)界已經(jīng)研發(fā)了具有三維(3D)結(jié)構(gòu)的存儲器件，通過將存儲器單元三維地布置在襯底之上來提高集成密度。具體的，可以首先在襯底上沉積多層疊層結(jié)構(gòu)(例如氧化物和氮化物交替的多個0N0結(jié)構(gòu));通過各向異性的刻蝕工藝對襯底上多層疊層結(jié)構(gòu)刻蝕而形...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。