技術(shù)編號：9750645
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明實施例涉及通信技術(shù)，尤其涉及一種輸入/輸出(Input/Output，簡稱I/O)請求的處理方法和裝置。背景技術(shù)全閃存陣列要求在一定的I/O壓力下，提供穩(wěn)定的時延，除了傳統(tǒng)的基于并發(fā)的資源預留和流控策略，系統(tǒng)在設(shè)計上也要求規(guī)避各類干擾源引入的時延抖動，以改善時延的穩(wěn)定性?，F(xiàn)有技術(shù)中，所有中斷分配在各個中央處理單元(Central Processing Unit，簡稱CPU)核上執(zhí)行，會由于中斷I/O的隨機性和突發(fā)性而打斷正在當前核上處理的業(yè)務(wù)I/O的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。