技術(shù)編號(hào)：9887846
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。 數(shù)字電路中，時(shí)鐘是整個(gè)電路最重要、最特殊的信號(hào)。第一，系統(tǒng)內(nèi)大部分器 件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行，這就要求時(shí)鐘信號(hào)時(shí)延差要非常小，否則就可能 造成時(shí)序邏輯狀態(tài)出錯(cuò)。第二，時(shí)鐘信號(hào)通常是系統(tǒng)中頻率最高的信號(hào)。第三，時(shí)鐘信 號(hào)通常是負(fù)載最重的信號(hào)，所以要合理分配負(fù)載。出于這樣的考慮在現(xiàn)場可編程門陣列 (Field-Programmable Gate Array, FPGA)這類可編程器件內(nèi)部一般都設(shè)有數(shù)量不等的專 門用于系統(tǒng)時(shí)鐘驅(qū)動(dòng)的全局時(shí)鐘網(wǎng)絡(luò)。 對(duì)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。