技術(shù)編號：9922926
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。 現(xiàn)有半導(dǎo)體器件制造工藝中，通常采用在MOS器件的溝道區(qū)引入應(yīng)力的方式提高 載流子遷移率，進而提高MOS器件的性能。 對于PMOS器件而言，采用嵌入式錯娃技術(shù)形成源區(qū)和漏區(qū)，W在器件的溝道區(qū)域 產(chǎn)生壓應(yīng)力，進而提高載流子遷移率。所謂嵌入式錯娃技術(shù)是指在半導(dǎo)體襯底需要形成源 區(qū)及漏區(qū)的區(qū)域中形成凹槽，之后在所述凹槽中填充錯娃材料作為應(yīng)力層，利用娃與錯娃 之間的晶格失配對溝道區(qū)域產(chǎn)生壓應(yīng)力。具體工藝中，通常在外延生長錯娃時原位滲雜棚 離子，W形成晶體管的源區(qū)和...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。