本發(fā)明與顯示裝置有關，尤其是關于一種應用于液晶顯示裝置的驅動電路。

背景技術：

一般液晶顯示系統(tǒng)包含像素矩陣(Pixel matrix)、兩偏光板(Polarizers)及多個驅動器芯片。該些驅動器芯片通常采用薄膜覆晶封裝(Chip On Film,COF)技術進行封裝并耦接面板周邊電路，使得面板每一行及每一列像素均能受到驅動電壓信號的驅動。如圖1所示，多個閘極驅動器芯片IC1～ICN之間以設置于陣列基板上的導線(Wire On Array,WOA)WOA彼此串接，其中N為大于或等于2的正整數(shù)。

然而，隨著液晶顯示面板的顯示品質與尺寸大小的要求愈來愈高，液晶顯示面板所需的閘極驅動器芯片數(shù)量勢必愈來愈多且其所需的WOA導線長度亦勢必愈來愈長。

如圖2所示，若以包含第一驅動芯片IC1與第二驅動芯片IC2的驅動電路2為例，假設第一驅動芯片IC1所對應的L個輸出通道為CH11～CH1L且第二驅動芯片IC2所對應的L個輸出通道為CH21～CH2L，R1代表第一驅動芯片IC1的內電阻，其為L個輸出通道CH11～CH1L的電阻總和且R3代表第二驅動芯片IC2的內電阻，其為L個輸出通道CH2～CH2L的電阻總和，R2代表耦接于第一驅動芯片IC1與第二驅動芯片IC2之間的WOA導線的電阻。其中，L為正整數(shù)。

值得注意的是，第一驅動芯片IC1的內電阻R1會均勻分布于第一驅動芯片IC1的L個輸出通道CH11～CH1L之間且第二驅動芯片IC2的內電阻 R2會均勻分布于第二驅動芯片IC2的L個輸出通道CH21～CH2L之間。因此，從信號來源端SS至第一驅動芯片IC1的最后一個輸出通道(第L輸出通道)CH1L的等效電阻為R1且從信號來源端SS至第二驅動芯片IC2的第一輸出通道CH21的等效電阻為(R1+R2)。由于WOA導線相較于第一驅動芯片IC1及第二驅動芯片IC2的內電阻R1～R2具有高阻值，這將會導致第一驅動芯片IC1的最后一個輸出通道(第L輸出通道)CH1L與第二驅動芯片IC2的第一輸出通道CH21的輸出信號強度產生明顯的差異，亦將導致液晶顯示面板的顯示品質變差，甚至其顯示畫面還會在暗帶的中央出現(xiàn)相對較亮的區(qū)域，亦即水平帶(H-band)或是水平區(qū)塊(H-block)的現(xiàn)象，亟待解決。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明提出一種應用于液晶顯示裝置的驅動電路，以有效解決現(xiàn)有技術所遭遇到的上述種種問題。

根據(jù)本發(fā)明的一具體實施例為一種驅動電路。于此實施例中，該驅動電路應用于一液晶顯示裝置。該驅動電路包含N個驅動芯片(Driver chips)、一信號來源端(Signal source，VGG)、一第一WOA導線及一第一COF導線。該N個驅動芯片均以COF封裝方式進行封裝，該N個驅動芯片中的每一個驅動芯片均對應并耦接至L個輸出通道(Output channels)，其中N及L均為正整數(shù)，且N大于或等于2。信號來源端(Signal source，VGG)耦接該N個驅動芯片中的一第一驅動芯片的第一輸出通道至第L輸出通道，并且第一驅動芯片的第一輸出通道與第L輸出通道之間具有第一內電阻(Internal resistance)。第一WOA導線的一端耦接該N個驅動芯片中的一第二驅動芯片的第一輸出通道至第L輸出通道，并且第二驅動芯片的第一輸出通道與第L輸出通道之間具有一第二內電阻。第一COF導線的一端耦接至信號來源端與第一驅動芯片的第一輸出通道之間的第一接點且第一COF導線的另一端耦接至第一WOA導線的另一端。其中，第一COF導線的阻值遠小于第一內電阻且第一WOA導線的阻值大致等于第一內電阻。

于一實施例中，該N個驅動芯片均為閘極驅動電路。

于一實施例中，第二驅動芯片的第一輸出通道與第一接點之間的等效阻值大致等于第一驅動芯片的第L輸出通道與第一接點之間的等效阻值。

于一實施例中，第二驅動芯片的第一輸出通道的輸出信號的電壓值大致等于第一驅動芯片的第L輸出通道的輸出信號的電壓值。

于一實施例中，第一內電阻及第二內電阻分別為整合于第一驅動芯片及第二驅動芯片的可變電阻，致使第一驅動芯片與第二驅動芯片的輸出電壓大致相等。

于一實施例中，可變電阻用以補償耦接在兩驅動芯片之間的WOA導線所造成的信號差異，可變電阻的阻值大致等于耦接在兩驅動芯片之間的WOA導線的阻值，并可通過閘極驅動電路進行調整。

于一實施例中，可變電阻由金屬導線、輸入/輸出緩沖器、CMOS電路及金屬墊所構成，可變電阻的阻值可通過內部電路設計進行調整。

于一實施例中，可變電阻包含具有不同阻值的多個電阻，該多個電阻并聯(lián)于每一輸出通道的輸出緩沖器，并可通過COF走線設計選擇適合的匹配電阻值。

于一實施例中，可變電阻包含具有不同阻值的多個電阻，該多個電阻串聯(lián)一開關且并聯(lián)于每一輸出通道的輸出緩沖器、邏輯電路及阻值設定輸入接腳，并可通過一輸入邏輯信號選擇適合的匹配電阻值。

于一實施例中，信號來源端與第一驅動芯片的第一輸出通道及第二驅動芯片的第一輸出通道之間通過第一COF導線及第一WOA導線彼此串接。

于一實施例中，第一驅動芯片的L個輸出通道的電阻總和即為第一內電阻，其均勻分布于第一驅動芯片的L個輸出通道之間。

于一實施例中，第二驅動芯片的L個輸出通道的電阻總和即為第二內電阻，其均勻分布于第二驅動芯片的L個輸出通道之間。

于一實施例中，第一COF導線的阻值遠小于第一WOA導線的阻值，致使第二驅動芯片的第一輸出通道與信號來源端之間的等效阻值降低。

于一實施例中，驅動電路進一步包含一第二WOA導線及一第二COF導線。第二WOA導線的一端耦接該N個驅動芯片中的一第三驅動芯片的第一輸出通道至第L輸出通道，并且第三驅動芯片的第一輸出通道與第L輸出通道之間具有一第三內電阻。第二COF導線的一端耦接至第一WOA導線與第二驅動芯片的第一輸出通道之間的第二接點且第二COF導線的另一端耦接至第二WOA導線的另一端。第二COF導線的阻值遠小于第二內電阻且該第二WOA導線的阻值大致等于第二內電阻。

于一實施例中，第三驅動芯片的第一輸出通道與第二接點之間的等效阻值大致等于第二驅動芯片的第L輸出通道與第二接點之間的等效阻值。

于一實施例中，第三驅動芯片的第一輸出通道的輸出信號的電壓值大致等于第二驅動芯片的第L輸出通道的輸出信號的電壓值。

于一實施例中，第一內電阻、第二內電阻及第三內電阻分別為整合于第一驅動芯片、第二驅動芯片及第三驅動芯片的可變電阻，致使第一驅動芯片、第二驅動芯片及第三驅動芯片的輸出電壓大致相等。

于一實施例中，可變電阻用以補償耦接在兩驅動芯片之間的WOA導線所造成的信號差異，可變電阻的阻值大致等于耦接在兩驅動芯片之間的WOA導線的阻值，并可通過閘極驅動電路進行調整。

于一實施例中，可變電阻由金屬導線、輸入/輸出緩沖器、CMOS電路及金屬墊所構成，可變電阻的阻值可通過內部電路設計進行調整。

于一實施例中，可變電阻包含具有不同阻值的多個電阻，該多個電阻并聯(lián)于每一輸出通道的輸出緩沖器，并可通過COF走線設計選擇適合的匹配電阻值。

于一實施例中，可變電阻包含具有不同阻值的多個電阻，該多個電阻串聯(lián)一開關且并聯(lián)于每一輸出通道的輸出緩沖器、邏輯電路及阻值設定輸入接腳，并可通過一輸入邏輯信號選擇適合的匹配電阻值。

于一實施例中，信號來源端與第一驅動芯片的第一輸出通道、第二驅動芯片的第一輸出通道及第三驅動芯片的第一輸出通道之間通過第一COF導 線、第一WOA導線、第二COF導線及第二WOA導線彼此串接。

于一實施例中，第三驅動芯片的L個輸出通道的電阻總和即為第三內電阻，其均勻分布于第三驅動芯片的L個輸出通道之間。

于一實施例中，第一COF導線及第二COF導線的阻值遠小于第一WOA導線及第二WOA導線的阻值，致使第三驅動芯片的第一輸出通道與信號來源端之間的等效阻值降低。

相較于現(xiàn)有技術，根據(jù)本發(fā)明的應用于液晶顯示裝置的驅動電路加入低阻值的COF導線的設置取代驅動芯片彼此串聯(lián)并通過驅動芯片的內阻值與WOA導線的阻值相互匹配，使得前一驅動芯片的最后一個輸出通道與后一驅動芯片的第一輸出通道之間的輸出信號強度差異能夠大幅降低，故能避免液晶顯示面板的顯示畫面中出現(xiàn)水平帶(H-band)或水平區(qū)塊(H-block)等不良現(xiàn)象，以有效提升液晶顯示面板的顯示品質。

關于本發(fā)明的優(yōu)點與精神可以通過以下的發(fā)明具體實施方式及所附附圖得到進一步的了解。

附圖說明

圖1為現(xiàn)有技術的液晶顯示系統(tǒng)的示意圖。

圖2為現(xiàn)有技術的驅動電路中的第一驅動芯片與第二驅動芯片通過WOA導線串接的示意圖。

圖3為根據(jù)本發(fā)明的一較佳具體實施例的應用于液晶顯示裝置的驅動電路包含第一驅動芯片與第二驅動芯片的示意圖。

圖4A及圖4B分別為可變電阻的阻值通過閘極驅動電路進行調整的不同實施例。

圖5A為根據(jù)本發(fā)明的另一較佳具體實施例的應用于液晶顯示裝置的驅動電路包含第一驅動芯片至第三驅動芯片的示意圖。

圖5B為根據(jù)本發(fā)明的另一較佳具體實施例的應用于液晶顯示裝置的驅動電路5B包含第一驅動芯片IC1、第二驅動芯片IC2、…及第N驅動芯片 ICN的示意圖。

圖6A至圖6D分別為應用于液晶顯示裝置的驅動電路的不同電路架構的示意圖。

主要組件符號說明

3、5A～5B、6A～6D：驅動電路

SS：信號來源端

IC1：第一驅動芯片

IC2：第二驅動芯片

CH11～CH1L、CH21～CH2L、CH31～CH3L、CHN1～CHNL：第一輸出通道～第L輸出通道

R1、R1’：第一內電阻

R2、R2’、R(2N-2)：WOA導線的阻值

R3：第二內電阻

COF：COF導線

WOA：WOA導線

K：第一接點

INSS：信號源輸入端

SW：開關

PAD1～PAD4：輸入墊

RA～RD：電阻

40：邏輯電路

42：COF封裝體

IC：閘極驅動電路

SET：阻值設定輸入接腳

PAD：輸入墊

SW1～SW2：開關

OP：放大器

R4：第二WOA導線的阻值

R5：第三內電阻

IC3：第三驅動芯片

COF1～COF2：第一COF導線～第二COF導線

WOA1～WOA2：第一WOA導線～第二WOA導線

J：第二接點

ICN：第N驅動芯片

COF(N-1)：第(N-1)COF導線

WOA(N-1)：第(N-1)WOA導線

R(2N-1)：第N內電阻

具體實施方式

根據(jù)本發(fā)明的一較佳具體實施例為一種應用于液晶顯示裝置的驅動電路。于此實施例中，該驅動電路可以是應用于液晶顯示裝置的一閘極驅動電路并且包含多個閘極驅動芯片，但不以此為限。

首先，將以本發(fā)明的液晶顯示裝置的驅動電路包含兩個驅動芯片為例來進行說明。

請參照圖3，圖3為根據(jù)本發(fā)明的一較佳具體實施例的應用于液晶顯示裝置的驅動電路3包含第一驅動芯片IC1與第二驅動芯片IC2的示意圖。

如圖3所示，驅動電路3包含信號來源端SS、第一驅動芯片IC1、第二驅動芯片IC2、WOA導線WOA及COF導線COF。其中，第一驅動芯片IC1與第二驅動芯片IC2均采用薄膜覆晶(COF)封裝方式進行封裝。第一驅動芯片IC1對應并耦接至L個輸出通道CH11～CH1L且第二驅動芯片IC2對應并耦接至L個輸出通道CH21～CH2L，其中L為正整數(shù)。

信號來源端SS耦接第一驅動芯片IC1的第一輸出通道CH11至第L輸出通道CH1L，并且第一驅動芯片IC1的第一輸出通道CH11與第L輸出通 道CH1L之間具有第一內電阻R1。需說明的是，第一驅動芯片IC1的L個輸出通道CH11～CH1L的電阻總和即為第一內電阻R1，其均勻分布于第一驅動芯片IC1的L個輸出通道CH11～CH1L之間。

COF導線COF的第一端耦接至信號來源端SS與第一驅動芯片IC1的第一輸出通道CH11之間的第一接點K且COF導線COF的第二端耦接至WOA導線WOA的第一端。WOA導線WOA的第二端耦接第二驅動芯片IC2的第一輸出通道CH21至第L輸出通道CH2L，并且第二驅動芯片IC2的第一輸出通道CH21與第L輸出通道CH2L之間具有第二內電阻R3。

需說明的是，第二驅動芯片IC2的L個輸出通道CH21～CH2L的電阻總和即為第二內電阻R3，其均勻分布于第二驅動芯片IC2的L個輸出通道CH21～CH2L之間。此外，COF導線COF的阻值遠小于第一內電阻R1且WOA導線WOA的阻值R2大致等于第一內電阻R1。也就是說，相較于第一驅動芯片IC1的第一內電阻R1及第二驅動芯片IC2的第二內電阻R3，COF導線COF的阻值非常小，甚至可忽略不計。由此可使得第二驅動芯片IC2的第一輸出通道CH21與信號來源端SS之間的等效阻值能夠降低。

需說明的是，由于WOA導線WOA的阻值R2大致等于第一內電阻R1且COF導線COF的阻值遠小于WOA導線WOA的阻值R2，因此，若將COF導線COF的阻值忽略不計，則第二驅動芯片IC2的第一輸出通道CH21與第一接點K之間的等效阻值R2會大致等于第一驅動芯片IC1的第L輸出通道CH1L與第一接點K之間的等效阻值R1。此時，第二驅動芯片IC2的第一輸出通道CH21所輸出的輸出信號的電壓值亦會大致等于第一驅動芯片IC1的第L輸出通道CH1L所輸出的輸出信號的電壓值。

于實際應用中，第一驅動芯片IC1的第一內電阻R1與第二驅動芯片IC2的第二內電阻R3可以是分別整合于第一驅動芯片IC1及第二驅動芯片IC2的可變電阻，用以補償由于耦接在第一驅動芯片IC1與第二驅動芯片IC2之間的WOA導線WOA所造成的信號差異，并可通過閘極驅動電路進行其阻值的調整，使其阻值能夠大致等于WOA導線WOA的阻值，以使得第一驅 動芯片IC1與第二驅動芯片IC2的輸出電壓能夠大致相等。實際上，上述可變電阻可由金屬導線、輸入/輸出緩沖器、CMOS電路及金屬墊所構成，但不以此為限。

請參照圖4A及圖4B，圖4A及圖4B分別為上述可變電阻的阻值可通過閘極驅動電路進行調整的不同實施例。

如圖4A所示，閘極驅動電路IC采用薄膜覆晶(COF)封裝方式進行封裝為COF封裝體42。上述可變電阻實際上可包含具有不同電阻值的多個電阻RA～RD。該多個電阻RA～RD彼此并聯(lián)且該多個電阻RA～RD的一端分別耦接至不同的輸入墊PAD1～PAD4，該多個電阻RA～RD的另一端均耦接至邏輯電路40。需說明的是，信號源輸入端INSS可根據(jù)不同的COF走線設計方式選擇性地通過開關SW耦接至相對應的輸入墊PAD1～PAD4，由以選擇具有適合的匹配電阻值的電阻RA、RB、RC或RD。

需說明的是，上述該多個電阻的數(shù)目可視實際需要進行調整，并不以此例的四個為限，并且上述該多個電阻亦可視實際需要采用各種具有不同阻值的電阻，并無特定的限制。

如圖4B所示，閘極驅動電路IC采用薄膜覆晶(COF)封裝方式進行封裝為COF封裝體42。上述可變電阻實際上可包含具有不同阻值的多個電阻RA～RB。該多個電阻RA～RB彼此并聯(lián)且該多個電阻RA～RB的一端分別耦接開關SW1～SW2，該多個電阻RA～RB的另一端均耦接至邏輯電路40。開關SW1～SW2均耦接至同一輸入墊PAD。阻值設定輸入接腳SET耦接至輸入墊PAD與開關SW2之間且阻值設定輸入接腳SET通過放大器OP耦接至輸入墊PAD與開關SW1之間。一輸入邏輯信號可通過阻值設定輸入接腳SET控制開關SW1～SW2的開啟或關閉，使得信號源輸入端INSS能夠通過輸入墊PAD選擇具有適合的匹配電阻值的電阻RA或RB。

需說明的是，上述該多個電阻的數(shù)目可視實際需要進行調整，并不以此例的兩個為限，并且上述該多個電阻亦可視實際需要采用各種具有不同阻值的電阻，并無特定的限制。

接下來，將以本發(fā)明的液晶顯示裝置的驅動電路包含三個驅動芯片為例來進行說明。

請參照圖5A，圖5A為根據(jù)本發(fā)明的另一較佳具體實施例的應用于液晶顯示裝置的驅動電路5A包含第一驅動芯片IC1～第三驅動芯片IC3的示意圖。

如圖5A所示，驅動電路5A包含信號來源端SS、第一驅動芯片IC1、第二驅動芯片IC2、第三驅動芯片IC3、第一WOA導線WOA1、第二WOA導線WOA2、第一COF導線COF1及第二COF導線COF2。其中，第一驅動芯片IC1～第三驅動芯片IC3均采用薄膜覆晶(COF)封裝方式進行封裝。第一驅動芯片IC1對應并耦接至L個輸出通道CH11～CH1L；第二驅動芯片IC2對應并耦接至L個輸出通道CH21～CH2L；第三驅動芯片IC3對應并耦接至L個輸出通道CH31～CH3L，其中L為正整數(shù)。信號來源端SS耦接第一驅動芯片IC1的第一輸出通道CH11至第L輸出通道CH1L，并且第一驅動芯片IC1的第一輸出通道CH11與第L輸出通道CH1L之間具有第一內電阻R1。

于此實施例中，第一COF導線COF1的第一端耦接至信號來源端SS與第一驅動芯片IC1的第一輸出通道CH11之間的第一接點K且第一COF導線COF1的第二端耦接至第一WOA導線WOA1的第一端。第一WOA導線WOA1的第二端耦接第二驅動芯片IC2的第一輸出通道CH21至第L輸出通道CH2L，并且第二驅動芯片IC2的第一輸出通道CH21與第L輸出通道CH2L之間具有第二內電阻R3。其中，第一COF導線COF1的阻值遠小于第一內電阻R1且第一WOA導線WOA1的阻值R2大致等于第一內電阻R1。也就是說，相較于第一驅動芯片IC1的第一內電阻R1及第二驅動芯片IC2的第二內電阻R3，第一COF導線COF1的阻值非常小，甚至可忽略不計。

同理，第二COF導線COF2的第一端耦接至第一WOA導線WOA1與第二驅動芯片IC2的第一輸出通道CH21之間的第二接點J且第二COF導線COF2的第二端耦接至第二WOA導線WOA2的第一端。第二WOA導線 WOA2的第二端耦接第三驅動芯片IC3的第一輸出通道CH31至第L輸出通道CH3L，并且第三驅動芯片IC3的第一輸出通道CH31與第L輸出通道CH3L之間具有第三內電阻R5。第三驅動芯片IC3的L個輸出通道CH31～CH3L的電阻總和即為第三內電阻R5，其均勻分布于第三驅動芯片IC3的L個輸出通道CH31～CH3L之間。

其中，第二COF導線COF2的阻值遠小于第二內電阻R3且第二WOA導線WOA2的阻值R4大致等于第二內電阻R3。也就是說，相較于第二驅動芯片IC2的第二內電阻R3及第三驅動芯片IC3的第三內電阻R5，第二COF導線COF2的阻值非常小，甚至可忽略不計。由于第一COF導線COF1與第二COF導線COF2的阻值遠小于第一WOA導線WOA1與第二WOA導線WOA2的阻值，這會使得第三驅動芯片IC3的第一輸出通道CH31與信號來源端SS之間的等效阻值降低。

需說明的是，由于第二WOA導線WOA2的阻值R4大致等于第二內電阻R3且第二COF導線COF2的阻值遠小于第二WOA導線WOA2的阻值R4，因此，若將第二COF導線COF2的阻值忽略不計，則第三驅動芯片IC3的第一輸出通道CH31與第二接點J之間的等效阻值R4會大致等于第二驅動芯片IC2的第L輸出通道CH2L與第二接點J之間的等效阻值R3。此時，第三驅動芯片IC3的第一輸出通道CH31所輸出的輸出信號的電壓值亦會大致等于第二驅動芯片IC2的第L輸出通道CH2L所輸出的輸出信號的電壓值。

于實際應用中，第一驅動芯片IC1的第一內電阻R1、第二驅動芯片IC2的第二內電阻R3及第三驅動芯片IC3的第三內電阻R5可以是分別整合于第一驅動芯片IC1、第二驅動芯片IC2及第三驅動芯片IC3的可變電阻，用以補償由于耦接在第一驅動芯片IC1與第二驅動芯片IC2之間的第一WOA導線WOA1及耦接在第二驅動芯片IC2與第三驅動芯片IC3之間的第二WOA導線WOA2所造成的信號差異，并可通過閘極驅動電路進行其阻值的調整，使其阻值能夠大致等于第一WOA導線WOA1及第二WOA導線 WOA2的阻值，以使得第一驅動芯片IC1、第二驅動芯片IC2及第三驅動芯片IC3的輸出電壓能夠大致相等。實際上，上述可變電阻可由金屬導線、輸入/輸出緩沖器、CMOS電路及金屬墊所構成，但不以此為限。

需特別注意的是，雖然上述兩實施例分別以包含兩驅動芯片及三驅動芯的驅動電路為例，但實際上亦可進一步擴展至包含更多驅動芯片的驅動電路亦適用之，并且每一驅動芯片所對應并耦接的輸出通道數(shù)目亦可隨著應用的顯示面板尺寸大小不同而改變，并無特定的限制。

因此，接下來將以包含N個驅動芯片的驅動電路為例來進行說明，其中N為正整數(shù)。

請參照圖5B，圖5B為根據(jù)本發(fā)明的另一較佳具體實施例的應用于液晶顯示裝置的驅動電路5B包含第一驅動芯片IC1、第二驅動芯片IC2、…及第N驅動芯片ICN的示意圖。

如圖5B所示，驅動電路5B包含信號來源端SS、第一驅動芯片IC1～第N驅動芯片ICN、第一WOA導線WOA1～第(N-1)WOA導線WOA(N-1)、第一COF導線COF1～第(N-1)COF導線COF(N-1)。其中，第一驅動芯片IC1～第N驅動芯片ICN均采用薄膜覆晶(COF)封裝方式進行封裝。

第一驅動芯片IC1對應并耦接至L個輸出通道CH11～CH1L；第二驅動芯片IC2對應并耦接至L個輸出通道CH21～CH2L；依此類推，第N驅動芯片ICN對應并耦接至L個輸出通道CHN1～CHNL，其中L為正整數(shù)。

第一驅動芯片IC1的第一輸出通道CH11與第L輸出通道CH1L之間具有第一內電阻R1，并且第一驅動芯片IC1的L個輸出通道CH11～CH1L的電阻總和即為第一內電阻R1，其均勻分布于第一驅動芯片IC1的L個輸出通道CH11～CH1L之間。同理，第二驅動芯片IC2的第一輸出通道CH21與第L輸出通道CH2L之間具有第二內電阻R3，并且第二驅動芯片IC2的L個輸出通道CH21～CH2L的電阻總和即為第二內電阻R3，其均勻分布于第二驅動芯片IC2的L個輸出通道CH21～CH2L之間。依此類推，第N驅動芯片ICN的第一輸出通道CHN1與第L輸出通道CHNL之間具有第N內電 阻R(2N-1)，并且第N驅動芯片ICN的L個輸出通道CHN1～CHNL的電阻總和即為第N內電阻R(2N-1)，其均勻分布于第N驅動芯片ICN的L個輸出通道CHN1～CHNL之間。

需說明的是，本發(fā)明的驅動電路5B中的N個驅動芯片IC1～ICN的內電阻R1、R3、…、R(2N-1)被設計為可變電阻，并可通過內部電路設計的方式來調整其電阻值。由此，本發(fā)明的驅動電路5B即可通過N個驅動芯片IC1～ICN的可變內電阻R1、R3、…、R(2N-1)來補償由于耦接在兩驅動芯片之間的WOA導線所造成的信號差異。

信號來源端SS耦接第一驅動芯片IC1的第一輸出通道CH11至第L輸出通道CH1L。第一COF導線COF1的第一端耦接至信號來源端SS與第一驅動芯片IC1的第一輸出通道CH11之間的第一接點K且第一COF導線COF1的第二端耦接至第一WOA導線WOA1的第一端。第一WOA導線WOA1的第二端耦接第二驅動芯片IC2的第一輸出通道CH21至第L輸出通道CH2L。第二COF導線COF2的第一端耦接至第一WOA導線WOA1與第二驅動芯片IC2的第一輸出通道CH21之間的第二接點J且第二COF導線COF2的第二端會耦接至第二WOA導線WOA2的第一端(圖未示)。

需說明的是，第一COF導線COF1的阻值會遠小于第一驅動芯片IC1的第一內電阻R1。也就是說，相較于第一驅動芯片IC1的第一內電阻R1及第二驅動芯片IC2的第二內電阻R3，第一COF導線COF1的阻值會非常小，甚至可忽略不計。由此，當?shù)谝籆OF導線COF1的阻值忽略不計時，第二驅動芯片IC2的第一輸出通道CH21與信號來源端SS之間的等效阻值即會大致等于第一WOA導線WOA1的阻值R2，明顯低于現(xiàn)有技術中的第二驅動芯片IC2的第一輸出通道CH21與信號來源端SS之間的等效阻值。

此外，由于第一WOA導線WOA1的阻值R2大致等于第一驅動芯片IC1的第一內電阻R1，使得第二驅動芯片IC2的第一輸出通道CH21與信號來源端SS之間的等效阻值會大致等于第一驅動芯片IC1的第L輸出通道CH1L與信號來源端SS之間的等效阻值，因此，第二驅動芯片IC2的第一輸出通 道CH21所輸出的輸出信號的電壓值亦會大致等于第一驅動芯片IC1的第L輸出通道CH1L所輸出的輸出信號的電壓值。

同理，第二COF導線COF2的阻值會遠小于第二驅動芯片IC2的第二內電阻R2，甚至可忽略不計。依此類推，第(N-1)COF導線COF(N-1)的阻值會遠小于第(N-1)驅動芯片IC(N-1)的第(N-1)內電阻R(N-1)，甚至可忽略不計。當?shù)谝籆OF導線COF1～第(N-1)COF導線COF(N-1)的阻值均忽略不計時，第N驅動芯片ICN的第一輸出通道CHN1與信號來源端SS之間的等效阻值即會大致等于第一WOA導線WOA1的阻值R2～第(N-1)WOA導線WOA(N-1)的阻值R(2N-2)的總和，亦明顯低于現(xiàn)有技術中第N驅動芯片ICN的第一輸出通道CHN1與信號來源端SS之間的等效阻值。

此外，由于第(N-1)WOA導線WOA(N-1)的阻值R(2N-2)大致等于第(N-1)驅動芯片IC(N-1)的第(N-1)內電阻R(N-1)，使得第N驅動芯片ICN的第一輸出通道CHN1與信號來源端SS之間的等效阻值會大致等于第(N-1)驅動芯片IC(N-1)的第L輸出通道CH(N-1)L與信號來源端SS之間的等效阻值，因此，第N驅動芯片ICN的第一輸出通道CHN1所輸出的輸出信號的電壓值亦會大致等于第N驅動芯片ICN的第一輸出通道CHN1所輸出的輸出信號的電壓值。

綜合上述電路設計可知：本發(fā)明的驅動電路中的某一個驅動芯片的最后一個輸出通道與其下一個驅動芯片的第一輸出通道之間的電壓差將會趨近于0，也就是說，本發(fā)明的驅動電路可明顯消除傳統(tǒng)的驅動電路中的某一個驅動芯片的最后一個輸出通道與其下一個驅動芯片的第一輸出通道之間的電壓差。因此，本發(fā)明的驅動電路能夠有效避免由于此一輸出電壓差所導致液晶顯示面板的顯示畫面中的水平帶(H-band)或水平區(qū)塊(H-block)，由以大幅提升液晶顯示面板的顯示品質。

請參照圖6A至圖6D，圖6A至圖6D分別為應用于液晶顯示裝置的驅動電路的不同電路架構的示意圖。需說明的是，本發(fā)明所公開的應用于液晶顯示裝置的驅動電路是通過圖6D中的驅動電路6D實現(xiàn)的，至于圖6A～圖 6C中的驅動電路6A～6C作為模擬實驗的對照組。

如圖6A所示，應用于液晶顯示裝置的驅動電路6A包含第一驅動芯片IC1及第二驅動芯片IC2。第一驅動芯片IC1耦接信號來源端SS。第一驅動芯片IC1的第一輸出通道CH11與第L輸出通道CH1L之間具有第一內電阻R1且第二驅動芯片IC2的第一輸出通道CH21與第L輸出通道CH2L之間具有第二內電阻R3。第一驅動芯片IC1的第L輸出通道CH1L與第二驅動芯片IC2的第一輸出通道CH21之間通過WOA導線WOA電性相連，且WOA導線WOA的阻值為R2。于此實施例中，以L＝784，R1＝R3＝6Ω，R2＝44Ω的條件進行各輸出通道的輸出電壓的模擬。

如圖6B所示，應用于液晶顯示裝置的驅動電路6B與上述驅動電路6A不同之處在于：驅動電路6B進一步包含COF導線COF，且COF導線COF的阻值遠小于WOA導線WOA。COF導線COF的一端電性連接至信號來源端SS與第一驅動芯片IC1的第一輸出通道CH11之間，且COF導線COF的另一端則電性連接至第一驅動芯片IC1的第L輸出通道CH1L與WOA導線WOA之間。換言之，第一驅動芯片IC1的兩端均電性連接COF導線COF。于此實施例中，以L＝784，R1＝R3＝6Ω，R2＝44Ω的條件進行各輸出通道的輸出電壓的模擬。

如圖6C所示，應用于液晶顯示裝置的驅動電路6C與上述驅動電路6B不同之處在于：驅動電路6C中的第一驅動芯片IC1的第L輸出通道CH1L與WOA導線WOA之間并未電性相連，亦即信號來源端SS與第二驅動芯片IC2之間依序通過COF導線COF與WOA導線WOA電性相連。換言之，第一驅動芯片IC1的兩端中僅有一端電性連接COF導線COF。于此實施例中，以L＝784，R1＝R3＝6Ω，R2＝44Ω的條件進行各輸出通道的輸出電壓的模擬。

如圖6D所示，應用于液晶顯示裝置的驅動電路6D與上述驅動電路6C不同之處在于：驅動電路6D中的第一驅動芯片IC1的第一內電阻R1’與第二驅動芯片IC2的第二內電阻R3’大致等于WOA導線WOA的阻值R2，而 不是如同上述驅動電路6A～6C的第一內電阻R1小于WOA導線WOA的阻值R2。因此，于此實施例中，以L＝784，R1＝R2＝R3＝44Ω的條件進行各輸出通道的輸出電壓的模擬。

表一

請參照上面的表一，表一列出圖6A～圖6D的驅動電路6A～6D的電路模擬結果。根據(jù)圖6A～圖6D的驅動電路6A～6D的模擬結果可知：驅動電路6D的第一驅動芯片IC1的最后一個輸出通道CH1L的輸出電壓明顯低于驅動電路6A～6C的第一驅動芯片IC1的最后一個輸出通道CH1L的輸出電壓而趨近于第二驅動芯片IC2的第一輸出通道CH21的輸出電壓。由此，驅動電路6D的第一驅動芯片IC1的最后一個輸出通道CH1L與第二驅動芯片IC2 的第一輸出通道CH21之間的電壓差趨近于0，亦即驅動電路6D明顯消除了驅動電路6A～6C的第一驅動芯片IC1的最后一個輸出通道CH1L與第二驅動芯片IC2的第一輸出通道CH21之間的電壓差，故能避免在現(xiàn)有技術中的前一驅動芯片的最后一個輸出通道與后一驅動芯片的第一輸出通道之間的輸出電壓差所導致液晶顯示面板所顯示的畫面中出現(xiàn)水平帶(H-band)或水平區(qū)塊(H-block)的現(xiàn)象，由以有效提升液晶顯示面板的顯示品質。

綜上所述，相較于現(xiàn)有技術，根據(jù)本發(fā)明的應用于液晶顯示裝置的驅動電路加入低阻值的COF導線的設置取代驅動芯片彼此串聯(lián)并通過驅動芯片的內阻值與WOA導線的阻值相互匹配，使得前一驅動芯片的最后一個輸出通道與后一驅動芯片的第一輸出通道之間的輸出信號強度差異能夠大幅降低，故能避免液晶顯示面板的顯示畫面中出現(xiàn)水平帶或水平區(qū)塊等不良現(xiàn)象，以有效提升液晶顯示面板的顯示品質。

由以上較佳具體實施例的詳述，是希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所公開的較佳具體實施例來對本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請的權利要求的范疇內。