本發(fā)明涉及視頻圖像處理技術，尤其涉及顯示裝置及其驅動方法。

背景技術：

隨著人們不斷追求更高清晰度、更逼真的顯示效果，普通液晶模組因此逐漸無法滿足這種需要。于是市場上出現了一種具有超高分辨率和超高像素密度的新型顯示模組來滿足人們的需求。這種顯示模組的接口和內部顯示處理電路采用mipi(mobileindustryprocessorinterface移動產業(yè)處理器接口)信號接口。該接口是由包括arm、三星、intel等公司在內的mipi聯盟所制定，目的是把移動、便攜設備內部各組件如攝像頭、顯示屏、處理器等接口標準化并且彼此開放，從而提高了性能，降低了成本和功耗。mipi接口不僅能支持超高分辨率和刷新率，而且具有更遠的傳輸距離，更好的電磁兼容性，因此帶有mipi接口的顯示模組已成為發(fā)展趨勢。

vr應用(例如vr頭盔，3d眼鏡)中有一個重要的參數，vr延遲率，指vr頭盔顯示設備的視覺觀測與頭部運動的匹配程度，分為幀間延遲和幀內延遲。幀間延遲指頭部轉動經過的畫面中每一幀之間的處理與顯示時間。研究表明，頭動和視野的延遲不能超過20ms，否則會有很明顯的拖影感。幀內延遲是指人頭轉的時候，構成畫面幀的像素點在每一幀結束時會跳回原點，這時候，人眼的視覺暫留現象會保留上一幀和這一幀的圖像，產生拖影現象。為解決延遲導致的拖影、模糊等問題，可以提高刷新率，當畫面更加連續(xù)切換的時候，視覺系統會持續(xù)接收信息，如果刷新率足夠高，人會徹底分辨不出現實與虛擬，同時刷新率越高，肉眼越不會感覺到flicker，vr體驗更佳。

圖1示意性示出現有的驅動顯示面板的系統的框圖。如圖1所示，包 括：顯卡110輸入2160×3840分辨率的視頻數據信號至hdmi橋接芯片(hdmibridge)120中，經過hdmi橋接芯片120對該視頻數據信號進行處理后，輸入至fpga130中分為左右兩屏數據，其中每屏數據分辨率為1080×3840，然后再將該分辨率的分屏后的兩路數據分別輸入至第一mipi橋接芯片(mipibridge_l)140和第二mipi橋接芯片(mipibridge_r)150，經過第一mipi橋接芯片140和第二mipi橋接芯片150的傳輸輸入至第一面板驅動芯片(sdr1)160和第二面板驅動芯片(sdr2)170，此架構下受限于mipi數據量為1080×3840，幀率約為30hz。當顯示面板以相對低的頻率被驅動時，會產生閃爍，從而會降低顯示質量。在vr3d應用下30hz幀率很容易產生閃爍與拖影等影像不佳效果。

因此，需要一種新的顯示裝置及其驅動方法。

在所述背景技術部分公開的上述信息僅用于加強對本發(fā)明的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

技術實現要素：

本發(fā)明提供一種顯示裝置及其驅動方法，能夠提高顯示效果。

本發(fā)明的其他特性和優(yōu)點將通過下面的詳細描述變得顯然，或部分地通過本發(fā)明的實踐而習得。

根據本發(fā)明的一方面，提供一種顯示裝置，包括顯示面板，還包括：接收單元，用于接收來自一系統顯卡的具有第一分辨率的視頻數據信號；分路單元，其電連接所述接收單元，用于將所述視頻數據信號轉換為具有第二分辨率的第一數據信號和第二數據信號；其中，所述第二分辨率小于所述第一分辨率；分辨率變換單元，其電連接所述分路單元，用于將所述第一數據信號和所述第二數據信號分別轉換為具有第三分辨率的第一畫面數據信號和第二畫面數據信號；其中，所述第三分辨率大于所述第一分辨率；以及驅動單元，其電連接所述分辨率變換單元，用于將所述第一畫面數據信號和所述第二畫面數據信號輸入至所述顯示面板進行顯示。

根據本發(fā)明的一實施方式，其中所述顯示面板為具有第四分辨率的oled面板，其電連接所述驅動單元以接收所述第一畫面數據信號和所述 第二畫面數據信號；其中，所述第四分辨率大于所述第三分辨率。

根據本發(fā)明的一實施方式，其中所述分路單元為fpga芯片。

根據本發(fā)明的一實施方式，還包括：第一mipi橋接芯片和第二mipi橋接芯片；其中，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，分別用于接收所述第一數據信號和所述第二數據信號。

根據本發(fā)明的一實施方式，其中所述分辨率變換單元包括第一面板驅動芯片和第二面板驅動芯片；其中，所述第一面板驅動芯片，其分別與所述第一mipi橋接芯片和所述顯示面板電連接，用于將具有所述第二分辨率的所述第一數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；所述第二面板驅動芯片，其分別與所述第二mipi橋接芯片和所述顯示面板電連接，用于將具有所述第二分辨率的所述第二數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

根據本發(fā)明的一實施方式，其中所述第一面板驅動芯片包括：第一分辨率變換子單元，用于將具有所述第二分辨率的所述第一數據信號轉換為具有所述第五分辨率的第三數據信號；其中，所述第五分辨率大于所述第二分辨率；第二分辨率變換子單元，用于將具有所述第五分辨率的所述第三數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；其中，所述第三分辨率小于所述第五分辨率。

根據本發(fā)明的一實施方式，其中第二面板驅動芯片包括：第三分辨率變換子單元，用于將具有所述第二分辨率的所述第二數據信號轉換為具有所述第五分辨率的第四數據信號；第四分辨率變換子單元，用于將具有所述第五分辨率的所述第四數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

根據本發(fā)明的一實施方式，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與所述系統顯卡和所述fpga芯片電連接，用于接收來自所述顯卡的視頻數據信號并將其輸入至所述fpga芯片中。

根據本發(fā)明實施例的另一方面，提供一種應用于上述的顯示裝置的驅動方法，包括以下步驟：步驟1、通過所述接收單元接收來自所述系統顯卡的具有所述第一分辨率的所述視頻數據信號并將其輸入至所述分路單 元；步驟2、通過所述分路單元將所述視頻數據信號轉換為具有所述第二分辨率的所述第一數據信號和所述第二數據信號并將其輸入至所述分辨率變換單元；步驟3、通過所述分辨率變換單元將所述第一數據信號和所述第二數據信號分別轉換為具有所述第三分辨率的所述第一畫面數據信號和所述第二畫面數據信號并輸入至所述驅動單元；以及步驟4、通過所述驅動單元將所述第一畫面數據信號和所述第二畫面數據信號輸入至所述顯示面板進行顯示。

根據本發(fā)明的一實施方式，其中所述顯示面板為具有第四分辨率的oled面板，其電連接所述驅動單元，所述步驟4包括：由所述oled面板以接收所述第一畫面數據信號和所述第二畫面數據信號；其中，所述第四分辨率大于所述第三分辨率。

根據本發(fā)明的一實施方式，其中所述分路單元為fpga芯片。

根據本發(fā)明的一實施方式，其中所述顯示裝置還包括第一mipi橋接芯片和第二mipi橋接芯片，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，所述步驟2中包括：由所述第一mipi橋接芯片和所述第二mipi橋接芯片分別用于接收所述第一數據信號和所述第二數據信號。

根據本發(fā)明的一實施方式，其中所述分辨率變換單元包括第一面板驅動芯片和第二面板驅動芯片；其中，所述第一面板驅動芯片，其分別與所述第一mipi橋接芯片和所述顯示面板電連接；所述第二面板驅動芯片，其分別與所述第二mipi橋接芯片和所述顯示面板電連接，所述步驟3包括：由所述第一面板驅動芯片將具有所述第二分辨率的所述第一數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；由所述第二面板驅動芯片將具有所述第二分辨率的所述第二數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

根據本發(fā)明的一實施方式，其中所述第一面板驅動芯片包括第一分辨率變換子單元和第二分辨率變換子單元，所述步驟3包括：步驟31、通過所述第一分辨率變換子單元將具有所述第二分辨率的所述第一數據信號轉換為具有第五分辨率的第三數據信號并將其輸入至所述第二分辨率變換子單元；其中，所述第五分辨率大于所述第二分辨率；步驟32、通 過所述第二分辨率變換子單元將具有所述第五分辨率的所述第三數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；其中，所述第三分辨率小于所述第五分辨率。

根據本發(fā)明的一實施方式，其中第二面板驅動芯片包括第三分辨率變換子單元和第四分辨率變換子單元，所述步驟3包括：步驟33、通過所述第三分辨率變換子單元將具有所述第二分辨率的所述第二數據信號轉換為具有所述第五分辨率的第四數據信號并將其輸入至所述第四分辨率變換子單元；步驟34、通過所述第四分辨率變換子單元將具有所述第五分辨率的所述第四數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

根據本發(fā)明的一實施方式，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與所述系統顯卡和所述fpga芯片電連接，所述步驟1包括：由所述hdmi橋接芯片接收來自所述系統顯卡的具有所述第一分辨率的所述視頻數據信號。

根據本發(fā)明的顯示裝置及其驅動方法，通過整合優(yōu)化算法在顯示面板的驅動芯片端以提高oleduhd的幀率，避免了由于低幀率導致的閃爍與拖影等影像顯示不佳的問題，提高了顯示效果。

應當理解的是，以上的一般描述和后文的細節(jié)描述僅是示例性和解釋性的，并不能限制本發(fā)明。

附圖說明

此處的附圖被并入說明書中并構成本說明書的一部分，示出了符合本發(fā)明的實施例，并與說明書一起用于解釋本發(fā)明的原理。

圖1示意性示出現有的驅動顯示面板的系統的框圖；

圖2示意性示出根據本發(fā)明示例實施方式的顯示裝置的框圖；

圖3示意性示出根據本發(fā)明示例實施方式的顯示裝置的框圖；

圖4示意性示出根據本發(fā)明示例實施方式的顯示裝置的框圖；

圖5示意性示出根據本發(fā)明示例實施方式的應用于顯示裝置的驅動方法的流程圖；

圖6示意性示出根據本發(fā)明示例實施方式的應用于顯示裝置的驅動 方法的流程圖。

具體實施方式

現在將參考附圖更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限于在此闡述的范例；相反，提供這些實施方式使得本發(fā)明將更加全面和完整，并將示例實施方式的構思全面地傳達給本領域的技術人員。附圖僅為本發(fā)明的示意性圖解，并非一定是按比例繪制。圖中相同的附圖標記表示相同或類似的部分，因而將省略對它們的重復描述。

此外，所描述的特征、結構或特性可以以任何合適的方式結合在一個或更多實施方式中。在下面的描述中，提供許多具體細節(jié)從而給出對本發(fā)明的實施方式的充分理解。然而，本領域技術人員將意識到，可以實踐本發(fā)明的技術方案而省略所述特定細節(jié)中的一個或更多，或者可以采用其它的方法、組元、裝置、步驟等。在其它情況下，不詳細示出或描述公知結構、方法、裝置、實現、材料或者操作以避免喧賓奪主而使得本發(fā)明的各方面變得模糊。

附圖中所示的一些方框圖是功能實體，不一定必須與物理或邏輯上獨立的實體相對應?？梢圆捎密浖问絹韺崿F這些功能實體，或在一個或多個硬件模塊或集成電路中實現這些功能實體，或在不同網絡和/或處理器裝置和/或微控制器裝置中實現這些功能實體。

以下示例性實施例中所描述的實施方式并不代表與本發(fā)明相一致的所有實施方式。相反，它們僅是與如所附權利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

圖2示意性示出根據本發(fā)明示例實施方式的顯示裝置的框圖。

如圖2所示，該顯示裝置包括顯示面板250，還包括：接收單元210，用于接收來自一系統顯卡(其中，這里的系統顯卡可以是任何可以提供視頻或者圖像信號的信號源裝置)的具有第一分辨率的視頻數據信號；分路單元220，其電連接所述接收單元210，用于將所述視頻數據信號轉換為具有第二分辨率的第一數據信號和第二數據信號；其中，所述第二分辨率小于所述第一分辨率；分辨率變換單元230，其電連接所述分路單元220， 用于將所述第一數據信號和所述第二數據信號分別轉換為具有第三分辨率的第一畫面數據信號和第二畫面數據信號；其中，所述第三分辨率大于所述第一分辨率；以及驅動單元240，其電連接所述分辨率變換單元230，用于將所述第一畫面數據信號和所述第二畫面數據信號輸入至所述顯示面板250進行顯示。

在示例性實施例中，其中所述顯示面板250為具有第四分辨率的oled面板，其電連接所述驅動單元以接收所述第一畫面數據信號和所述第二畫面數據信號；其中，所述第四分辨率大于所述第三分辨率。例如，所述oled面板為uhd面板。

在示例性實施例中，其中所述分路單元220為fpga芯片。

在示例性實施例中，還包括：第一mipi橋接芯片和第二mipi橋接芯片；其中，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，分別用于接收所述第一數據信號和所述第二數據信號。

在示例性實施例中，其中所述分辨率變換單元230包括第一面板驅動芯片和第二面板驅動芯片；其中，所述第一面板驅動芯片，其分別與所述第一mipi橋接芯片和所述顯示面板250電連接，用于將具有所述第二分辨率的所述第一數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；所述第二面板驅動芯片，其分別與所述第二mipi橋接芯片和所述顯示面板250電連接，用于將具有所述第二分辨率的所述第二數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

在示例性實施例中，其中所述第一面板驅動芯片包括：第一分辨率變換子單元，用于將具有所述第二分辨率的所述第一數據信號轉換為具有第五分辨率的第三數據信號；其中，所述第五分辨率大于所述第二分辨率；第二分辨率變換子單元，用于將具有所述第五分辨率的所述第三數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；其中，所述第三分辨率小于所述第五分辨率。

在示例性實施例中，其中第二面板驅動芯片包括：第三分辨率變換子單元，用于將具有所述第二分辨率的所述第二數據信號轉換為具有第五分辨率的第四數據信號；第四分辨率變換子單元，用于將具有所述第五分辨率的所述第四數據信號轉換為具有所述第三分辨率的所述第二畫面數據 信號。

在示例性實施例中，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與系統顯卡和所述fpga芯片電連接，用于用于接收來自所述系統顯卡的視頻數據信號并將其輸入至所述fpga芯片中。

圖3示意性示出根據本發(fā)明示例實施方式的顯示裝置的框圖。

如圖3所示，該顯示裝置，采用具有排列成矩陣形的多個像素、并使電信號在各個像素上進行顯示的顯示面板180，包括：hdmi橋接芯片120，用于接收來自系統顯卡110的具有所述第一分辨率(例如，1080×1920)的視頻數據信號并輸入至fpga130；所述fpga130將所述視頻數據信號分成具有所述第二分辨率(例如，540×1920)的所述第一數據信號和所述第二數據信號，其中所述第二分辨率小于所述第一分辨率；第一mipi橋接芯片140，所述第一mipi橋接芯片140電連接所述fpga130，用于接收所述第一數據信號；第二mipi橋接芯片150，所述第二mipi橋接芯片150電連接所述fpga130，用于接收所述第二數據信號；第一面板驅動芯片510，其分別與所述第一mipi橋接芯片140和所述顯示面板180電連接，用于將所述第一數據信號轉換成具有所述第三分辨率(例如，720×3840)的所述第一畫面數據信號，并以一幀率(例如，100hz)將所述第一畫面數據信號輸入至所述顯示面板180；第二面板驅動芯片520，其分別與所述第二mipi橋接芯片150和所述顯示面板180電連接，用于將所述第二數據信號轉換成具有所述第三分辨率的所述第二畫面數據信號，并將所述第二畫面數據信號輸入至所述顯示面板180；其中，所述第三分辨率大于所述第一分辨率。圖示中雖然以fpga為例說明，但本發(fā)明不限于此，可以采用任意的視頻信號處理芯片。

需要說明的是，本發(fā)明實施例中給出的分辨率和幀率的值僅是用于示例性說明的，其具體取值可以根據系統設計的需求選擇不同的參數，在此不做限定。

在示例性實施例中，其中所述顯示面板180是oled顯示面板。有機發(fā)光二極管又稱為有機電激光顯示(organiclight-emittingdiode，oled)，oled顯示技術具有自發(fā)光的特性，采用非常薄的有機材料涂層和玻璃基板，當有電流通過時，這些有機材料就會發(fā)光，而且oled 顯示屏幕可視角度大，并且能夠節(jié)省電能。

所述oled顯示面板可以顯示uhd效果即具有例如2160×3840的分辨率。其中fhd，即全高清一般能達到分辨率1920×1080。其中uhd(ultrahighdefinition，超高清)，將屏幕的物理分辨率達到3840×2160(4k×2k)及以上的顯示，是fhd寬高的各兩倍，面積的四倍。

所述第一面板驅動芯片510和所述第二面板驅動芯片520包括時序控制器、柵極驅動器、伽馬參考電壓產生器和數據驅動器。顯示面板180具有顯示圖像的顯示區(qū)域和與顯示區(qū)域相鄰的外圍區(qū)域。

所述顯示面板180包括多條柵極線gl、多條數據線dl以及連接到柵極gl和數據線dl(例如，在柵極線gl和數據線dl的交叉處)的多個單位像素。柵極線gl沿著第一方向延伸，數據線dl沿著與第一方向交叉的第二方向延伸。

每個單位像素包括開關元件和存儲電容器。存儲電容器連接到開關元件。單位像素可以呈矩陣形式。時序控制器接收輸入圖像數據rgb和輸入控制信號。輸入圖像數據可以包括紅色圖像數據、綠色圖像數據和藍色圖像數據。輸入控制信號可以包括主時鐘信號和數據使能信號。輸入控制信號還可以包括垂直同步信號和水平同步信號。

所述時序控制器基于輸入圖像數據rgb產生數據信號。時序控制器將數據信號輸出數據驅動器。例如，時序控制器可以基于輸入圖像數據rgb來調節(jié)顯示面板的幀率。數據驅動器從時序控制器接收數據信號，并且從伽馬參考電壓產生器接收伽馬參考電壓。其中，伽馬參考電壓具有與數據信號的電平對應的值。數據驅動器利用伽馬參考電壓將數據信號轉換為模擬形式的數據電壓。數據驅動器將數據電壓輸出到數據線dl。

所述顯示面板180與所述fpga130通過mipi接口(例如，所述第一mipi橋接芯片mipibridge_l和所述第二mipi橋接芯片mipibridge_r)連接。由于mipi接口的架構可通過減少其差分串行接口中的i/o數目來降低處理器的引腳數目及功耗，同時動態(tài)可調的低功耗和高速數據模式以及高速模式下的低信號擺幅(signalswing)，也可為mipi提供比單端接口更好的emi輻射性能和emi抗干擾性能，由于連線減少，pcb設計靈活性得以提高，從而能夠改進連接器或外設器件的布局，與其他接口比較 引腳數目減少功耗降低，布線方式靈活，emi抗干擾能力強，大大提高液晶顯示模組的電性能和可靠性。視頻信號處理電路發(fā)送信號通過mipi接口傳輸，使信息傳輸到顯示面板，從而顯示各種畫面。

所述mipi信號為差分數據，包含一個時鐘差分對和兩個數據差分對。每個數據傳輸通道都有2種傳輸模式：lp(低功耗模式)和hs(高速模式)。lp模式傳輸速率為10mbit/s、信號為0～1.2v擺幅。hs模式傳輸速率可高達1gbit/s、信號為100～300mv擺幅。兩種模式混疊在一起傳輸。lp傳輸分為長數據包和短數據包。長數據包為圖像數據信息，短數據包為行、場同步等信息。

較寬的脈沖為垂直同步信號，較窄的脈沖為水平同步信號。根據兩種脈沖的寬度差異設計fpga模塊自動提取行、垂直同步信號。當lp通道檢測到垂直同步信號下降沿時，表示垂直同步信號開始。設置大約50個像素延時后開始接收數據。ecc為錯誤校驗，如果校驗出錯，此時產生誤檢，此數據包丟掉，重新開始等待垂直同步信號。ecc位之后就可以依次接收像素數據，此次采集到的數據為第一行數據，接下根據水平同步信號的下降沿分別開始接收數據，接收每一行的數據。至此，實現了將mipi協議的接口與fpga的結合，并使用fpga直接實現了圖像處理功能。

當顯示中小分辨率的視頻圖像時，視頻信號會被分配到1到4個lane的mipi數據線上送給模組，視頻分辨率越高數據量越大，其視頻信號被分配到的mipi數據線lane數也越多。當顯示超高清分辨率的視頻圖像時，視頻數據量巨大，需要更多的lane數傳輸和更高的傳輸率，但由于mipi協議對單個標準化模組的lane數限制(1到4個lane數)以及每個lane的傳輸率的限制，因此出現了8lane或16lanemipi模組和傳輸方式。對8lane或16lane的mipi模組的傳輸方式基本原理就是將所要顯示視頻圖像按某種方式進行分屏處理(如左右半分屏、奇偶像素分屏等)，從而完整的視頻圖像被分為兩個或四個分屏視頻數據，相應的，8lane或16lane的mipi模組也被分為兩個或四個子模組，為確保最大的視頻傳輸率，每個子模組自身則為4lane的標準模組，因此分屏視頻數據被對應的傳輸給各個子模組里，之后mipi模組再將它們進 行合并來顯示出正常畫面。

在示例性實施例中，其中所述第一面板驅動芯片510包括：第一分辨率變換子單元，用于將具有所述第二分辨率的所述第一數據信號轉換為具有第五分辨率的第三數據信號(scaleup算法)；其中，所述第五分辨率大于所述第二分辨率；第二分辨率變換子單元，用于將具有所述第五分辨率的所述第三數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號(rendering算法)；其中，所述第三分辨率小于所述第五分辨率。

在示例性實施例中，其中所述第二面板驅動芯片520包括：第三分辨率變換子單元，用于將具有所述第二分辨率的所述第二數據信號轉換為具有所述第五分辨率的第四數據信號(scaleup算法)；第四分辨率變換子單元，用于將具有所述第五分辨率的所述第四數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號(rendering算法)。

在示例性實施例中，hdmi(highdefinitionmultimediainterface，高清晰度多媒體接口)，是一種數字化視頻/音頻接口技術，是適合影像傳輸的專用型數字化接口，其可同時傳送音頻和影像信號高速信號。

在示例性實施例中，所述hdmibridge120將所述顯卡110輸入的視頻數據信號轉化成rgb信號、vsync、hsync、de等信號。其中vsync代表垂直同步信號，hsync代表水平同步信號。垂直同步信號，其作用主要是讓顯卡的運算和顯示面板刷新率一致以穩(wěn)定輸出的畫面質量。vsync有效時，接收到的信號屬于同一幀(frame)。hsync有效時，接收到的信號屬于同1行。比如，要顯示一個a×b的畫面，則有：vsync＝hsync×b，hsync＝pclk×a。所述fpga130將輸入的視頻數據信號(可以包括圖像數據和/或視頻數據)一分為二(bypass1to2data)，分別送給所述第一mipi橋接芯片(mipibridge_l)140和所述第二mipi橋接芯片(mipibridge_r)150。所述第一面板驅動芯片(sdr1，sourcedriver的簡寫)510和第二面板驅動芯片(sdr2)520，主要用于處理所述(mipibridge_l)140和所述mipibridge_r150的輸入數據，然后輸出至所述顯示面板180。

在示例性實施例中，所述mipibridge_l140和所述mipibridge_r150的傳輸速率計算公式為：

v＝h_total×v_total×fr×3×8bit×mipi_tolerance

其中，h_total×v_total為輸入所述mipibridge_l140和所述mipibridge_r150的信號的分辨率，fr代表mipi橋接芯片的幀率(framerate)，mipi_tolerance代表公差，上述公式主要根據mipibridge_l140和mipibridge_r150輸入信號來計算。

從上述公式可以得出，通過降低mipibridge_l140和mipibridge_r150輸入的信號的分辨率以利幀率的提升，而分辨率與幀率會決定mipibridge_l140和mipibridge_r150所需的傳輸速率，理論上只要不超過mipibridge_l140和mipibridge_r150傳輸速率的上限，都可以正常顯示。當然，在此前提下，幀率越高，顯示效果越佳。

圖3為整合scaleup與rendering算法在面板驅動芯片端(所述第一面板驅動芯片510和所述第二面板驅動芯片520)，將mipi輸出數據量降低至540x1920，從而能夠達到100hz的幀率。

例如，所述第一面板驅動芯片510對所述第一數據信號首先進行以下轉換具有第五分辨率的第三數據信號：

540x1920scaleupto1080x3840；

然后，再通過以下轉換將所述第三數據信號轉換成具有所述第三分辨率的所述第一畫面數據信號：

1080x3840renderingto720x3840。

具體的算法依不同驅動ic廠商可能會不一樣，但原理是類似的。

雖然在圖3中，輸入的所述視頻數據信號(1080x1920)fhd，不同于圖1中的uhd(2160x3840)輸入數據，但是輸入fhd的數據，通過面板驅動芯片端scaleup和rendering算法后，可以實現uhd的顯示效果。

本發(fā)明實施例中其它內容參考上述發(fā)明實施例中的內容，在此不再贅述。

為了更進一步解釋取得上述發(fā)明實施例的顯示效果的原理，下面通過圖4做更詳細的解釋。

圖4示意性示出根據本發(fā)明示例實施方式的顯示裝置的框圖。

如圖4所示，該顯示裝置，采用具有排列成矩陣形的多個像素、并使電信號在各個像素上進行顯示的顯示面板180，包括：fpga630，用于接收通過hdmi橋接芯片120接收的來自系統顯卡110的具有第一分辨率 (例如，1080×1920)的視頻數據信號，將所述視頻數據信號分成具有第二分辨率(例如，720×3840)的第一數據信號和第二數據信號；第一mipi橋接芯片140，所述第一mipi橋接芯片140電連接所述fpga630，用于接收所述第一數據信號；第二mipi橋接芯片150，所述第二mipi橋接芯片150電連接所述fpga630，用于接收所述第二數據信號；第一面板驅動芯片160，其分別與所述第一mipi橋接芯片140和所述顯示面板180電連接，用于將所述第一數據信號輸入至所述顯示面板180進行顯示；第二面板驅動芯片170，其分別與所述第二mipi橋接芯片150和所述顯示面板180電連接，用于將所述第二數據信號輸入至所述顯示面板180進行顯示。

在示例性實施例中，其中所述顯示面板是具有第四分辨率(例如，2160×3840)的oled顯示面板。其中，所述第二分辨率小于所述第四分辨率。

在示例性實施例中，還包括：第一存儲單元(ddr_l)610和第二存儲單元(ddr_r)620，其分別與所述視頻信號處理電路630電連接。ddr_l610和ddr_r620中存儲的分別是經過scaleup和rendering算法后的屏幕的所述第一數據信號和所述第二數據信號，用于將外部數據以低速率輸入先存儲到ddr中，再以高速率從ddr中讀取出來。其中fpga、hdmibridge以及ddr_l、ddr_r之間是ttl接口。

在示例性實施例中，所述fpga630中具體實現1080×1920scaleupto2160×3840是通過補點，例如參考相鄰像素后插入增加的像素；2160×3840renderingdownto1440×3840是通過降低點數，例如參考相鄰像素后去掉多余的像素。具體的實現方法在此不作限定。

fpga(現場可編程邏輯陣列)芯片是一種可編程的半定制芯片，能實現多鏈路視頻數據的同步處理、并行轉換，可達到較高的性能，不僅工作穩(wěn)定、實現容易，而且價格便宜，避免了因使用各種專用芯片而導致的設計復雜、穩(wěn)定性差、設計成本高等問題。

參照圖1、3和4，假設mipi傳輸速率是相同的，例如小于1g，根據mipi橋接芯片的輸入信號，再根據上述公式，可得：

1080×3840對應30hz，即1080x3840x30(hz)x24/4x1.2＝895m；

720×3840對應40hz，即720x3840x40(hz)x24/4x1.2＝796m；

540×1920對應100hz，即540x1920x100(hz)x24/4x1.2＝746m。

其中30hz、40hz、100hz是理論值，具體應用視實際調試而定。

圖4增加了scaleup與rendering算法在面板驅動的系統端，在scaleup和rendering算法后降低了mipi橋接芯片的輸入信號的分辨率后可以提高幀率至40hz。

圖4和圖3是遞進關系。算法整合在系統端和驅動芯片端，兩者提高幀率的效果會有較大的不同，是主要受限于mipi橋接芯片的傳輸速率。當算法整合在系統端時，依據圖4中mipi橋接芯片的輸入信號為720×384，而算法整合在驅動芯片端時，依據圖3中mipi橋接芯片的輸入信號為540×1920，在mipi橋接芯片傳輸相同的數據量的前提下，算法整合在驅動芯片端的幀率就可以提高的更高。

本發(fā)明直接在驅動芯片端整合scaleup和rendering算法也是可以實現將幀率提高到100hz的，圖4的中間過程是為了更好地說明100hz是如何實現的。

本發(fā)明實施例中其它內容參考上述發(fā)明實施例中的內容，在此不再贅述。

圖5示意性示出根據本發(fā)明示例實施方式的應用于顯示裝置的驅動方法的流程圖。

如圖5所示，在步驟s110，通過所述接收單元接收來自系統顯卡的具有第一分辨率的所述視頻數據信號并將其輸入至所述分路單元。

在步驟s120，通過所述分路單元將所述視頻數據信號轉換為具有所述第二分辨率的所述第一數據信號和所述第二數據信號并將其輸入至所述分辨率變換單元；其中，所述第二分辨率小于所述第一分辨率。

在示例性實施例中，其中所述分路單元為fpga芯片。

在示例性實施例中，其中所述顯示裝置還包括第一mipi橋接芯片和第二mipi橋接芯片，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，所述步驟120中包括：由所述第一mipi橋接芯片和所述第二mipi橋接芯片分別用于接收所述第一數據信號和所述第二數據信號。

在步驟s130，通過所述分辨率變換單元將所述第一數據信號和所述第二數據信號轉換為具有第三分辨率的第一畫面數據信號和第二畫面數據信號并輸入至驅動單元；其中，所述第三分辨率大于所述第一分辨率。

在示例性實施例中，其中所述分辨率變換單元包括第一面板驅動芯片和第二面板驅動芯片；其中，所述第一面板驅動芯片，其分別與所述第一mipi橋接芯片和所述顯示面板電連接；所述第二面板驅動芯片，其分別與所述第二mipi橋接芯片和所述顯示面板電連接，所述步驟130包括：由所述第一面板驅動芯片將具有所述第二分辨率的所述第一數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；由所述第二面板驅動芯片將具有所述第二分辨率的所述第二數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

在示例性實施例中，其中所述第一面板驅動芯片包括第一分辨率變換子單元和第二分辨率變換子單元，所述步驟s130包括：步驟131、通過所述第一分辨率變換子單元將具有所述第二分辨率的所述第一數據信號轉換為具有第五分辨率的第三數據信號并將其輸入至所述第二分辨率變換子單元；其中，所述第五分辨率大于所述第二分辨率；步驟132、通過所述第二分辨率變換子單元將具有所述第五分辨率的所述第三數據信號轉換為具有所述第三分辨率的所述第一畫面數據信號；其中，所述第三分辨率小于所述第五分辨率。

在示例性實施例中，其中第二面板驅動芯片包括第三分辨率變換子單元和第四分辨率變換子單元，所述步驟s130還包括：步驟133、通過所述第三分辨率變換子單元將具有所述第二分辨率的所述第二數據信號轉換為具有所述第五分辨率的第四數據信號并將其輸入至所述第四分辨率變換子單元；步驟134、通過所述第四分辨率變換子單元將具有所述第五分辨率的所述第四數據信號轉換為具有所述第三分辨率的所述第二畫面數據信號。

在示例性實施例中，其中所述第五分辨率可以為所述第二分辨率的4倍。

在示例性實施例中，其中所述步驟131和步驟133包括：根據所述第一數據信號和所述第二數據信號的多個相鄰像素，生成插補像素信號；將 所述插補像素信號插入所述第一數據信號和所述第二數據信號，生成所述第三數據信號和所述第四數據信號。

例如，在第一面板驅動芯片和第二面板驅動芯片中以寫入頻率為所述幀率分別寫入1幀的視頻/圖像數據，同時以所述幀率進行讀出。寫入的視頻/圖像數據輸入到一中間值檢測電路及一插入電路。所述中間值檢測電路對所輸入的相鄰2幀的各像素上的中間值進行檢測。例如，如果寫入第一面板驅動芯片的幀的某像素位置上的像素值為200，而寫入第二面板驅動芯片的幀在該像素位置上的像素值為100，則中間值為150。所述插入電路對寫入的2幀量的視頻/圖像數據，插入該中間值信號，作為視頻/圖像數據信號輸入至顯示面板。

當然，本發(fā)明實施例不限定于此一種方法，可通過各種幀插值來實現，例如，幀重復(framerepetition)、幀平均(frameaveraging)以及運動補償幀插值(motion-compensatedframeinterpolation)。

在示例性實施例中，其中所述步驟132和步驟134包括：根據所述第三數據信號和所述第四數據信號的多個相鄰像素，確定所述第三數據信號和所述第四數據信號中多余的像素信號；將所述多余的像素信號從所述第三數據信號和所述第四數據信號中相應的位置刪除，生成所述第一畫面數據信號和所述第二畫面數據信號。

在步驟s140，通過所述驅動單元將所述第一畫面數據信號和所述第二畫面數據信號以一幀率輸入至顯示面板進行顯示。

在示例性實施例中，其中所述顯示面板為具有第四分辨率的oled面板，其電連接所述驅動單元，所述步驟140包括：由所述oled面板以接收所述第一畫面數據信號和所述第二畫面數據信號；其中，所述第四分辨率大于所述第三分辨率。

在示例性實施例中，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與所述系統顯卡和所述fpga芯片電連接，所述步驟s110包括：通過所述hdmi橋接芯片接收來自所述系統顯卡的具有所述第一分辨率的視頻數據信號并將其輸入至所述fpga芯片中。

圖6示意性示出根據本發(fā)明示例實施方式的應用于顯示裝置的驅動方法的流程圖。

如圖6所示，在步驟s210，所述hdmi橋接芯片接收來自所述系統顯卡的具有第一分辨率的視頻數據信號，所述fpga芯片將所述視頻數據信號分成具有第二分辨率的第一數據信號和第二數據信號，將其分別輸入至所述第一mipi橋接芯片和所述第二mipi橋接芯片。

在步驟s220，通過所述第一mipi橋接芯片將所述第一數據信號輸入至第一面板驅動芯片，通過所述第二mipi橋接芯片將所述第二數據信號輸入至所述第二面板驅動芯片。

在步驟s230，在所述第一面板驅動芯片中，根據所述第一數據信號的多個相鄰像素，生成第一插補像素信號，將所述第一插補像素信號插入所述第一數據信號，生成具有第五分辨率的第三數據信號；其中，所述第五分辨率大于所述第二分辨率。

在步驟s240，在所述第一面板驅動芯片中，根據所述第三數據信號的多個相鄰像素，確定所述第三數據信號中多余的像素信號，將所述多余的像素信號從所述第三數據信號中相應的位置刪除，生成具有第三分辨率的第一畫面數據信號；其中，所述第三分辨率小于所述第五分辨率。

在步驟s250，在所述第二面板驅動芯片中，根據所述第二數據信號的多個相鄰像素，生成第二插補像素信號，將所述第二插補像素信號插入所述第二數據信號，生成具有所述第五分辨率的第四數據信號。

在步驟s260，在所述第二面板驅動芯片中，根據所述第四數據信號的多個相鄰像素，確定所述第四數據信號中多余的像素信號，將所述多余的像素信號從所述第四數據信號中相應的位置刪除，生成具有所述第三分辨率的第二畫面數據信號。

在步驟s270，將所述第一畫面數據信號和所述第二畫面數據信號輸入至所述顯示面板進行顯示。

在示例性實施例中，上述過程中讀取或者寫入信號的幀率為100hz。

本發(fā)明實施例中其它內容參考上述發(fā)明實施例中的內容，在此不再贅述。

圖5和6示出根據本發(fā)明示例實施方式的應用于顯示裝置的驅動方法的流程圖。該方法可例如利用如圖2、3或4所示的顯示裝置實現，但本發(fā)明不限于此。需要注意的是，圖5和6僅是根據本發(fā)明示例實施方式的 方法所包括的處理的示意性說明，而不是限制目的。易于理解，圖5和6所示的處理并不表明或限制這些處理的時間順序。另外，也易于理解，這些處理可以是例如在多個模塊/進程/線程中同步或異步執(zhí)行的。

通過以上的實施方式的描述，本領域的技術人員易于理解，這里描述的示例實施方式可以通過軟件實現，也可以通過軟件結合必要的硬件的方式來實現。因此，根據本發(fā)明實施方式的技術方案可以以軟件產品的形式體現出來，該軟件產品可以存儲在一個非易失性存儲介質(可以是cd-rom，u盤，移動硬盤等)中或網絡上，包括若干指令以使得一臺計算設備(可以是個人計算機、服務器、移動終端、或者網絡設備等)執(zhí)行根據本發(fā)明實施方式的方法。

本發(fā)明的顯示裝置及其驅動方法，根據本發(fā)明的顯示裝置及其驅動方法，針對oleduhd面板上vr(虛擬現實)的應用，通過整合優(yōu)化算法在顯示面板的驅動芯片端來降低mipi傳輸數據以提高oleduhd的幀率(刷新率)，避免了由于低幀率導致的閃爍與拖影等影像顯示不佳的問題，提高了顯示效果。

本領域技術人員在考慮說明書及實踐這里公開的發(fā)明后，將容易想到本發(fā)明的其它實施方案。本申請旨在涵蓋本發(fā)明的任何變型、用途或者適應性變化，這些變型、用途或者適應性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未公開的本技術領域中的公知常識或慣用技術手段。說明書和實施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權利要求指出。

以上具體地示出和描述了本發(fā)明的示例性實施方式。應可理解的是，本發(fā)明不限于這里描述的詳細結構、設置方式或實現方法；相反，本發(fā)明意圖涵蓋包含在所附權利要求的精神和范圍內的各種修改和等效設置。