本發(fā)明涉及顯示領(lǐng)域，尤其涉及一種有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)方法及系統(tǒng)。

背景技術(shù)：

由于半導(dǎo)體制作工藝存在差異，使得薄膜晶體管的閾值電壓(vth)也有所不同，進(jìn)而造成輸出的有機(jī)發(fā)光二極管(oled)的電流也存在差異，所以需要對(duì)驅(qū)動(dòng)oled點(diǎn)亮的薄膜晶體管(以下稱為驅(qū)動(dòng)晶體管)的閾值電壓進(jìn)行補(bǔ)償。

目前的補(bǔ)償方法需要在像素電路的內(nèi)部對(duì)驅(qū)動(dòng)有機(jī)發(fā)光二極管的閾值電壓進(jìn)行補(bǔ)償，這樣像素電路內(nèi)部就會(huì)增加較多的薄膜晶體管(tft)和電容組件，這樣不僅在制作像素電路的過程中會(huì)加大制作難度，同時(shí)也不利于顯示電路占用面積的減小。

如圖1所示，圖1中像素電路的發(fā)展為7t1c架構(gòu)，需要采用7個(gè)薄膜晶體管對(duì)驅(qū)動(dòng)晶體管的閾值電壓進(jìn)行補(bǔ)償，使得得到的oled的驅(qū)動(dòng)電流與驅(qū)動(dòng)晶體管的閾值電壓無關(guān)，較多的薄膜晶體管易使得整個(gè)顯示電路的制造良率有所下降。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)中，像素電路中集成了較多的薄膜晶體管的問題，現(xiàn)提供了一種有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)方法及系統(tǒng)，能夠在減少像素 電路中薄膜晶體管數(shù)量的同時(shí)，還能夠?qū)︱?qū)動(dòng)晶體管的閾值電壓進(jìn)行補(bǔ)償。

本發(fā)明實(shí)施例采用如下技術(shù)方案：

一種有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)方法，包括：

讀取驅(qū)動(dòng)晶體管的導(dǎo)通電壓和/或電流；

比較所述導(dǎo)通電壓和/或電流與參考電壓和/或電流；

根據(jù)比較的結(jié)果確定所述驅(qū)動(dòng)晶體管的修正指令；以及

根據(jù)所述修正指令對(duì)所述驅(qū)動(dòng)晶體管進(jìn)行驅(qū)動(dòng)。

一種有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)系統(tǒng)，所述有機(jī)發(fā)光顯示器件包括顯示區(qū)及圍繞顯示區(qū)設(shè)置的非顯示區(qū)，所述驅(qū)動(dòng)系統(tǒng)包括：

像素電路，所述像素電路設(shè)置在所述顯示區(qū)內(nèi)，所述像素電路包括驅(qū)動(dòng)晶體管；

驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路設(shè)置在所述非顯示區(qū)內(nèi)并連接所述像素電路；

比較單元，所述比較單元設(shè)置在所述非顯示區(qū)內(nèi)并與所述驅(qū)動(dòng)晶體管連接，用以將所述驅(qū)動(dòng)晶體管的導(dǎo)通電壓和/或電流與參考電壓和/或電流進(jìn)行比較；

修正單元，所述修正單元設(shè)置在所述非顯示區(qū)內(nèi)并與所述比較單元連接，用以根據(jù)比較的結(jié)果確定修正指令；以及

控制單元，所述控制單元設(shè)置在所述非顯示區(qū)內(nèi)并分別與所述修正單元、所述驅(qū)動(dòng)電路連接，用以根據(jù)所述修正指令對(duì)所述驅(qū)動(dòng)晶體管的閾值電壓進(jìn)行補(bǔ)償。

本發(fā)明的有益效果是：

本發(fā)明實(shí)施例中，在像素電路中采用2t1c的架構(gòu)模式，減少了薄膜晶體管的利用，能夠在單位畫素面積內(nèi)保留較少的薄膜晶體管，使得設(shè)計(jì)空間增大，降低設(shè)計(jì)和制作過程的難度，提高制作過程的良率，利于更高分辨率面板的發(fā)展。

附圖說明

圖1為現(xiàn)有技術(shù)中驅(qū)動(dòng)晶體管閾值電壓補(bǔ)償?shù)碾娐愤B接圖；

圖2a-2b為本發(fā)明實(shí)施例中驅(qū)動(dòng)晶體管的閾值電壓示意圖；

圖3a-3c為本發(fā)明實(shí)施例中驅(qū)動(dòng)晶體管閾值電壓的分布與現(xiàn)實(shí)圖像的畫質(zhì)的關(guān)系示意圖；

圖4為本發(fā)明實(shí)施例中驅(qū)動(dòng)晶體管柵極絕緣層的不同正負(fù)電荷與閾值電壓的偏移關(guān)系圖；

圖5a-5b為本發(fā)明實(shí)施例中fn穿隧原理與驅(qū)動(dòng)晶體管閾值電壓的變化示意圖；

圖6-圖7為本發(fā)明實(shí)施例中有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)系統(tǒng)的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例中的修正參數(shù)表；

圖9為本發(fā)明實(shí)施例中有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)方法的流程圖。

具體實(shí)施方式

需要說明的是，在不沖突的情況下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。

下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步的說明：

如圖2a所示，本實(shí)施例的有機(jī)發(fā)光顯示器件的驅(qū)動(dòng)系統(tǒng)包括有機(jī)發(fā)光顯示器件，其中，有機(jī)發(fā)光顯示器件包括顯示區(qū)和非顯示區(qū)，本實(shí)施例中的顯示區(qū)中設(shè)置有像素電路，像素電路中的驅(qū)動(dòng)晶體管t2驅(qū)動(dòng)有機(jī)發(fā)光二極管oled的顯示。

本實(shí)施例的像素電路采用2t1c架構(gòu)的像素電路結(jié)構(gòu)，以對(duì)其中的驅(qū)動(dòng)晶體管t2(簡稱晶體管t2)進(jìn)行閾值電壓的補(bǔ)償，在進(jìn)行補(bǔ)償時(shí)，對(duì)有機(jī)發(fā)光二極管oled的補(bǔ)償電流ioled進(jìn)行計(jì)算，即屏幕的亮度可以通過調(diào)節(jié)驅(qū)動(dòng)晶體管t2的柵極電壓控制：

其中：ioled＝1/2*un*cox*(w/l)*(vgs-vth)²

un為驅(qū)動(dòng)晶體管t2載體遷移率；

cox為驅(qū)動(dòng)晶體管t2柵極氧化層電容；

w/l為驅(qū)動(dòng)晶體管t2管寬長比；

vgs為驅(qū)動(dòng)晶體管柵極gate與源極source/漏極drain的電壓差；

vth為驅(qū)動(dòng)晶體管t2閾值電壓。

由上述公式可知，上述公式中存在兩個(gè)變量vgs和vth，其中驅(qū)動(dòng)晶體管t2閾值電壓vth是本實(shí)施例需要補(bǔ)償?shù)膶?duì)象，所以為了實(shí)現(xiàn)oled能夠在標(biāo)準(zhǔn)的亮度顯示，即調(diào)節(jié)流過oled的電流ioled，要想使得ioled為恒定值，需要對(duì)驅(qū)動(dòng)晶體管t2的柵源或柵漏電壓vgs進(jìn)行調(diào)節(jié)，具體調(diào)節(jié)的為柵源電壓還是柵漏電壓可以根據(jù)驅(qū)動(dòng)晶體管為pmos還是nmos決定。

本實(shí)施例中的驅(qū)動(dòng)電路設(shè)置于非顯示區(qū)，其包括掃描線驅(qū)動(dòng)電路、數(shù)據(jù)線驅(qū)動(dòng)電路、elvdd電源電路和elvss電源電路，其中掃描線驅(qū)動(dòng)電路輸出柵掃描線驅(qū)動(dòng)和控制信號(hào)(簡稱為掃描信號(hào))，數(shù)據(jù)線驅(qū)動(dòng)電路輸出數(shù)據(jù)線驅(qū)動(dòng)和控制數(shù)據(jù)信號(hào)(簡稱為數(shù)據(jù)信號(hào))， 本實(shí)施例中，驅(qū)動(dòng)晶體管t2可以為pmos管或nmos管，當(dāng)驅(qū)動(dòng)晶體管t2為pmos管時(shí)，elvdd電源電路與pmos管的漏極連接，pmos管的源極與有機(jī)發(fā)光二極管oled的陽極連接，以驅(qū)動(dòng)有機(jī)發(fā)光二極管oled的點(diǎn)亮，elvss電源電路與有機(jī)發(fā)光二極管oled的陰極連接；同理的，若是驅(qū)動(dòng)晶體管t2為nmos管時(shí)，elvdd電源電路與nmos管的源極連接，nmos管的漏極與有機(jī)發(fā)光二極管oled的陽極連接，以驅(qū)動(dòng)有機(jī)發(fā)光二極管oled的點(diǎn)亮，elvss電源電路與有機(jī)發(fā)光二極管oled的陰極連接。

本實(shí)施例的驅(qū)動(dòng)二極管t2的柵極與一第一晶體管t1的源極或漏極連接，具體的，驅(qū)動(dòng)晶體管連接的為第一晶體管的源極還是漏極根據(jù)第一晶體管t1為pmos管或是nmos管設(shè)定，連接方式同上，此處不進(jìn)行贅述，本實(shí)施例僅以第一晶體管t1為nmos管進(jìn)行舉例說明，第一晶體管t1為pmos管的工作原理與之類似，當(dāng)?shù)谝痪w管t1為nmos管時(shí)，nmos的漏極與驅(qū)動(dòng)晶體管t2的柵極連接。

本實(shí)施例以驅(qū)動(dòng)晶體管t2為pmos進(jìn)行舉例，闡述驅(qū)動(dòng)晶體管t2驅(qū)動(dòng)有機(jī)發(fā)光二極管oled點(diǎn)亮的具體的過程可以省略的闡釋為：數(shù)據(jù)線驅(qū)動(dòng)電路的數(shù)據(jù)信號(hào)vdata通過一個(gè)第一晶體管t1連接到驅(qū)動(dòng)晶體管t2的柵極，例如數(shù)據(jù)信號(hào)vdata傳送到第一晶體管t1的一個(gè)輸入端(源極或漏極)，而第一晶體管t1的輸出端則耦合到驅(qū)動(dòng)晶體管t2的柵極，掃描線驅(qū)動(dòng)電路的掃描信號(hào)vscan輸入給第一晶體管t1的控制端(柵極)，當(dāng)?shù)谝痪w管t1被接通的階段，數(shù)據(jù)信號(hào)vdata可以通過導(dǎo)通的第一晶體管t1而輸入到驅(qū)動(dòng)晶體管 t2的柵極和源極之間連接的一個(gè)存儲(chǔ)電容cs上，由存儲(chǔ)電容cs存儲(chǔ)數(shù)據(jù)信號(hào)vdata的電壓值。另外當(dāng)?shù)谝痪w管t1被關(guān)斷的階段，由存儲(chǔ)電容cs存儲(chǔ)數(shù)據(jù)信號(hào)vdata來決定驅(qū)動(dòng)晶體管t2的源極和柵極間電壓。驅(qū)動(dòng)晶體管t2的漏極則輸入預(yù)定的elvdd電源電路的第一參考電壓elvdd，而在驅(qū)動(dòng)晶體管t2的源極和elvss電源電路的第二參考電壓elvss之間連接一有機(jī)發(fā)光二極管oled，oled的陽極連接到驅(qū)動(dòng)晶體管t2的源極而陰極則連接到elvss電源電路，其中第一參考電壓elvdd大于第二參考電壓elvss，完整的像素電路包含多個(gè)2tic子像素電路構(gòu)成的像素陣列。

圖2b顯示了2t1c架構(gòu)的像素電路的驅(qū)動(dòng)晶體管t2閾值電壓的變化示意圖，如圖2b所示，通過觀察驅(qū)動(dòng)晶體管t2的閾值電壓分布圖了解畫面可能會(huì)出現(xiàn)的顯示情況，當(dāng)驅(qū)動(dòng)晶體管t2的閾值電壓趨于一致的時(shí)候，顯示的圖像的質(zhì)量較好，反之，閾值電壓的分布趨于離散的時(shí)候，就會(huì)有mura等不良顯示畫面出現(xiàn)，所以為了盡量減小離散的閾值電壓分布，需要對(duì)驅(qū)動(dòng)晶體管t2的閾值電壓進(jìn)行補(bǔ)償。

如圖3a-3c所示，驅(qū)動(dòng)晶體管t2閾值電壓存在一個(gè)上限值和下限值，當(dāng)閾值電壓在這個(gè)上限值和下限值設(shè)定的范圍內(nèi)的時(shí)候，閾值電壓的分布較為均勻，若超出設(shè)定范圍，如圖3c所示，則像素電路顯示出來的圖像的質(zhì)量為異常，同時(shí)即便在設(shè)定范圍內(nèi)的閾值電壓，若閾值電壓的大小達(dá)到或者接近上限值和下限值的時(shí)候，像素電路顯示的圖像質(zhì)量可以如圖3a中所示的閾值電壓對(duì)應(yīng)的圖像的質(zhì)量。

為了更加精確的對(duì)驅(qū)動(dòng)晶體管t2的閾值電壓進(jìn)行補(bǔ)償，則需要對(duì)驅(qū)動(dòng)晶體管t2的閾值電壓發(fā)生漂移的原理進(jìn)行分析，如圖4所示， 圖4仍以驅(qū)動(dòng)晶體管t2為pmos為例，當(dāng)pmos的柵極絕緣層擷取(chargetrap)到負(fù)電荷的時(shí)候，閾值電壓會(huì)向右偏移，若柵極絕緣層擷取到的電荷是正電荷的時(shí)候，則閾值電壓會(huì)向左偏移。

之所以pmos的柵極絕緣層會(huì)擷取到電荷是因?yàn)榇嬖趂n穿隧效應(yīng)(fowler-nordheimtunnelingeffect,簡稱fntunnelingeffect)，為了使得驅(qū)動(dòng)晶體管t2導(dǎo)通，需要在驅(qū)動(dòng)晶體管t2的柵極施加一個(gè)高電壓的電場，該電場強(qiáng)度可以大于10mv/cm，因?yàn)楦唠妶龅年P(guān)系，使得帶電的電荷能夠從si通道(situnnel)穿隧過穿隧氧化層(tunneloxide)而被擷取至氮(nitride)薄膜層中，nitride薄膜所擷取到不同電荷便會(huì)造成晶體管t2閾值電壓的偏移特性。

如圖5a所示，在半導(dǎo)體襯底上制備柵極結(jié)構(gòu)，在半導(dǎo)體襯底上的柵極結(jié)構(gòu)包括一次沉積的穿隧氧化層、氮(nitride)薄膜層、控制氧化層(controloxide)，其共同組成柵極絕緣層，這三層對(duì)應(yīng)的結(jié)構(gòu)分別可以為sio2，sin，sio，厚度可以分別為200a、450a、500a，如圖5b所示，以pmos為例，在柵極施加一個(gè)+30v的電壓，電子會(huì)從半導(dǎo)體襯底或基板(substrate)通過穿隧氧化層至陷入或捕獲在氮化硅層，為了產(chǎn)生這樣的效應(yīng)，穿隧氧化層需要由特別的穿隧氧化層制造工藝制造，源極和漏極之間的部分電荷會(huì)移動(dòng)到氮薄膜層中，此時(shí)晶體管t2的閾值電壓可以按照這種方式發(fā)生改變，如圖5b所示，閾值電壓的曲線圖向右移動(dòng)，按照上述原理，反之若施加一個(gè)-30v的電壓，晶體管t2的閾值電壓會(huì)向左移動(dòng)。也就是說，襯底內(nèi)的載流子可以通過在晶體管的控制柵極上施加的可變化的電壓而進(jìn)入或排擠出一個(gè)柵極結(jié)構(gòu)的氮薄膜層，nmos/pmos均如此。

本實(shí)施例采用最少的晶體管器件的2t1c架構(gòu)，在驅(qū)動(dòng)晶體管的 源極采集一個(gè)電壓和/或電流信號(hào)，利用這個(gè)采集的信號(hào)對(duì)驅(qū)動(dòng)晶體管t2進(jìn)行閾值電壓的補(bǔ)償，在圖6中，多個(gè)oled可能會(huì)有多個(gè)驅(qū)動(dòng)晶體管，此時(shí)在每一個(gè)驅(qū)動(dòng)晶體管的源極均可以采集電流、電壓信號(hào)，本實(shí)施例為了突出本發(fā)明的重點(diǎn)，以一個(gè)驅(qū)動(dòng)晶體管所在的子像素電路的補(bǔ)償過程舉例說明，在驅(qū)動(dòng)晶體管t2(驅(qū)動(dòng)晶體管t2為pmos時(shí))的源極引出一條線路至外部補(bǔ)償系統(tǒng)中的比較單元，即比較單元通過該線路與驅(qū)動(dòng)晶體管的源極連接，比較單元還與一參考電壓單元連接，參考電壓單元中存儲(chǔ)有中心閾值參考電壓、電流，比較單元即將采集的電流、電壓和這個(gè)參考值相比，通過比較得到實(shí)際值與參考值的差異特性，其中包括實(shí)際值與參考值相比是正值還是負(fù)值(△v+，△v-)，并且確定實(shí)際值與參考值相比相差的差值(△v數(shù)值)，如圖7所示，比較單元還與修正單元連接，修正單元中包括修正參數(shù)表模塊，該模塊中存儲(chǔ)有修正參數(shù)表，修正模塊是通過修正參數(shù)表，查表確定△v正負(fù)與△v數(shù)值對(duì)應(yīng)的應(yīng)當(dāng)補(bǔ)償?shù)碾妷簐修正電壓，和需要補(bǔ)償?shù)臅r(shí)間v修正時(shí)間，在該表中還可以包括一個(gè)修正指令列，通過該列可以確定是否需要對(duì)驅(qū)動(dòng)管進(jìn)行閾值電壓的補(bǔ)償。

如圖2a和圖6所示，修正控制單元(控制單元)可以與修正單元連接，根據(jù)修正時(shí)間和修正電壓對(duì)流過oled的電流進(jìn)行調(diào)節(jié)，由上述的公式可知，若增加vgs的電壓，則ioled的電流會(huì)發(fā)生改變，從而實(shí)現(xiàn)對(duì)oled亮度的控制，此時(shí)需要一個(gè)第一晶體管t1，第一晶體管t1可以為nmos管，該第一晶體管t1的漏極與驅(qū)動(dòng)晶體管t2的柵極連接，源極和柵極分別接修正控制單元，控制單元將修正電壓和修正時(shí)間數(shù)據(jù)發(fā)送到第一晶體管t1的柵極進(jìn)行柵掃描驅(qū)動(dòng)和 控制(例如，輸入掃描信號(hào)vscan)，控制單元再將該數(shù)據(jù)發(fā)送至第一晶體管的源極進(jìn)行數(shù)據(jù)驅(qū)動(dòng)和控制(例如，輸入數(shù)據(jù)信號(hào)vdata)，以實(shí)現(xiàn)對(duì)驅(qū)動(dòng)晶體管t2柵極的電壓vgs的調(diào)節(jié)。

此外，控制單元還可以將修正電壓發(fā)送給驅(qū)動(dòng)晶體管t2漏極端的elvdd電源電路，對(duì)該elvdd電源電路輸出至驅(qū)動(dòng)晶體管t2的電壓進(jìn)行調(diào)節(jié)，通過上述調(diào)節(jié)對(duì)像素的位置、像素的輸入電壓、像素的輸入時(shí)間進(jìn)行調(diào)節(jié)。

如圖9所示，本實(shí)施例通過比較被選定的驅(qū)動(dòng)晶體管t2與參考值之間的閾值電壓的差異，為了給定一個(gè)修正時(shí)間和修正電壓使得被選定的晶體管例如晶體管t2的閾值電壓數(shù)值趨近一個(gè)中心值或上述提到的規(guī)定值內(nèi)，將像素陣列中所有oled的驅(qū)動(dòng)晶體管t2的閾值電壓調(diào)節(jié)至與參考值一致，并且該補(bǔ)償過程可以反復(fù)進(jìn)行，即當(dāng)比較出實(shí)際值與參考值存在差異的時(shí)候，即進(jìn)行修正、控制等一系列操作，反之，若無差異既可不進(jìn)行補(bǔ)償，同時(shí)在補(bǔ)償之后，比較單元還可以對(duì)差異進(jìn)行判斷，如果仍然需要矯正可以再次進(jìn)行補(bǔ)償，直至無差異或者差異范圍在允許范圍內(nèi)為止。

需要補(bǔ)充的是，上述實(shí)施例及對(duì)應(yīng)的附圖中“畫素”的含義與“像素”相同。

綜上所述，在像素電路中采用2t1c的架構(gòu)模式，減少了薄膜晶體管的利用，在可容許單位的畫素面積內(nèi)保留較少的薄膜晶體管，使得設(shè)計(jì)余度增大，降低設(shè)計(jì)和制程的難度，提高制程的良率，利于更高分辨率面板的發(fā)展。

通過說明和附圖，給出了具體實(shí)施方式的特定結(jié)構(gòu)的典型實(shí)施例，基于本發(fā)明精神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為局限。

對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。