本發(fā)明涉及一種顯示裝置及其移位寄存裝置，尤其涉及一種避免輸出負(fù)載較大時(shí)出現(xiàn)輸出波形失真導(dǎo)致像素誤操作的顯示裝置及其移位寄存裝置。

背景技術(shù)：

請(qǐng)參考圖1及圖2，圖1為現(xiàn)有技術(shù)中移位寄存器的電路圖，圖2為圖1中各信號(hào)的時(shí)脈圖。移位寄存器100’包含第一P型晶體管T1’、第二P型晶體管T2’、第三P型晶體管T3’、第四P型晶體管T4’、第五P型晶體管T5’、第六P型晶體管T6’、第七P型晶體管T7’及電容C’。以第1級(jí)移位寄存器為例，第一P型晶體管T1’的柵極接收第一時(shí)脈信號(hào)XCK，第一P型晶體管T1’的源極接收起始信號(hào)SP’，第一P型晶體管T1’的漏極耦接第二P型晶體管T2’的柵極并形成第一節(jié)點(diǎn)BT’，第二P型晶體管T2’的源極接收第二時(shí)脈信號(hào)CK，第三P型晶體管T3’的柵極耦接第一節(jié)點(diǎn)BT’，第三P型晶體管T3’的源極耦接電容C’的一端并形成第二節(jié)點(diǎn)W’，第三P型晶體管T3’的漏極耦接?xùn)艠O電壓高電位(VGH)，電容C’的另一端接收第一時(shí)脈信號(hào)XCK，第四P型晶體管T4’的柵極耦接第二節(jié)點(diǎn)W’，第四P型晶體管T4’的源極耦接?xùn)艠O電壓低電位(VGL)，第四P型晶體管T4’的漏極耦接第五P型晶體管T5’的源極并形成第三節(jié)點(diǎn)Q’，第五P型晶體管T5’的柵極耦接第一節(jié)點(diǎn)BT’，第五P型晶體管T5’的漏極耦接?xùn)艠O電壓高電位(VGH)，第六P型晶體管T6’的柵極耦接第三節(jié)點(diǎn)Q’，第六P型晶體管T6’的源極耦接第一節(jié)點(diǎn)BT’，第六P型晶體管T6’的漏極耦接?xùn)艠O電壓高電位(VGH)，第七P型晶體管T7’的柵極耦接第三節(jié)點(diǎn)Q’，第七P型晶體管T7’的源極耦接第二P型晶體管T2’的漏極并形成第四節(jié)點(diǎn)Scan，第七P型晶體管T7’的漏極耦接?xùn)艠O電壓高電位(VGH)。這樣一來(lái)，第四節(jié)點(diǎn)Scan需要經(jīng)過(guò)四個(gè)時(shí)間段(即t1’時(shí)間段、t2時(shí)間段、t3’時(shí)間段及t4’時(shí)間段)完成操作。而由于第三節(jié)點(diǎn)Q在t1’時(shí)間段、t2時(shí)間段及t3’時(shí)間段均處于高電位，導(dǎo)致第四節(jié)點(diǎn)Scan會(huì)2位階拉升。如此一來(lái)，在輸出負(fù)載較大時(shí)，輸出波形將會(huì)失真，導(dǎo)致像素操作錯(cuò)誤。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種可以在輸出負(fù)載較大時(shí)避免輸出波形失真導(dǎo)致像素操作錯(cuò)誤的移位寄存器裝置及顯示裝置。

為了達(dá)到上述目的，本發(fā)明提出一種移位寄存裝置，包括多級(jí)串接在一起的移位寄存器，其中第i級(jí)移位寄存器包括輸入單元、輸出單元以及控制單元。輸入單元，接收第一時(shí)脈信號(hào)及第i-1級(jí)移位寄存器所輸出的第一掃描信號(hào)，并據(jù)以輸出充電信號(hào)，i為正整數(shù)；輸出單元，耦接該輸入單元，接收該充電信號(hào)與第二時(shí)脈信號(hào)；以及控制單元，耦接該輸入單元及該輸出單元，接收該第一時(shí)脈信號(hào)及該第二時(shí)脈信號(hào)，并據(jù)以輸出第一輸出信號(hào)，其中，該輸出單元根據(jù)該充電信號(hào)、該第二時(shí)脈信號(hào)及該第一輸出信號(hào)確定并輸出第二掃描信號(hào)。

作為可選的技術(shù)方案，該輸入單元包含第一P型晶體管，其中，該第一P型晶體管的柵極接收該第一時(shí)脈信號(hào)，該第一P型晶體管的源極接收該第一掃描信號(hào)，而該第一P型晶體管的漏極則用以輸出該充電信號(hào)。

作為可選的技術(shù)方案，該輸出單元包含第二P型晶體管，其中，該第二P型晶體管的柵極耦接該第一P型晶體管的漏極并形成第一節(jié)點(diǎn)，該第二P型晶體管的源極用以接收該第二時(shí)脈信號(hào)。

作為可選的技術(shù)方案，該控制單元包含第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第八P型晶體管及電容。其中，該第三P型晶體管的柵極用以接收該第二時(shí)脈信號(hào)，該第三P型晶體管的源極耦接該電容的一端并形成第二節(jié)點(diǎn)，該第三P型晶體管的漏極耦接?xùn)艠O電壓高電位，該電容的另一端用以接收該第一時(shí)脈信號(hào)。該第四P型晶體管的柵極耦接該第二節(jié)點(diǎn)，該第四P型晶體管的源極耦接?xùn)艠O電壓低電平，該第四P型晶體管的漏極耦接該第五P型晶體管的源極并形成第三節(jié)點(diǎn)，該第五P型晶體管的柵極耦接該第一節(jié)點(diǎn)，該第五P型晶體管的漏極耦接?xùn)艠O電壓高電位，該第六P型晶體管的柵極耦接該第三節(jié)點(diǎn)，該第六P型晶體管的源極耦接該第七P型晶體管的漏極，該第六P型晶體管的漏極耦接?xùn)艠O電壓高電位，該第七P型晶體管的柵極接收該第二時(shí)脈信號(hào)，該第七P型晶體管的源極耦接該第一節(jié)點(diǎn)，該第八P型晶體管的柵極耦接該第三節(jié)點(diǎn)，該第八P型晶體管的源極耦接該第二P型晶體管的漏極并形成第四節(jié)點(diǎn)，該第八P型晶體管的漏極耦接?xùn)艠O電壓高電位。

作為可選的技術(shù)方案，該控制單元包含第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第八P型晶體管及第九P型晶體管。其中，該第九P型晶體管的柵極接收該第一時(shí)脈信號(hào)，該第九P型晶體管的源極耦接?xùn)艠O電壓低電位，該第九P型晶體管的漏極耦接該第三P型晶體管的源極并形成第二節(jié)點(diǎn)，該第三P型晶體管的柵極用以接收該第二時(shí)脈信號(hào)，該第三P型晶體管的漏極耦接?xùn)艠O電壓高電位，該第四P型晶體管的柵極耦接該第二節(jié)點(diǎn)，該第四P型晶體管的源極耦接?xùn)艠O電壓低電平，該第四P型晶體管的漏極耦接該第五P型晶體管的源極并形成第三節(jié)點(diǎn)，該第五P型晶體管的柵極耦接該第一節(jié)點(diǎn)，該第五P型晶體管的漏極耦接?xùn)艠O電壓高電位，該第六P型晶體管的柵極耦接該第三節(jié)點(diǎn)，該第六P型晶體管的源極耦接該第七P型晶體管的漏極，該第六P型晶體管的漏極耦接?xùn)艠O電壓高電位，該第七P型晶體管的柵極接收該第二時(shí)脈信號(hào)，該第七P型晶體管的源極耦接該第一節(jié)點(diǎn)，該第八P型晶體管的柵極耦接該第三節(jié)點(diǎn)，該第八P型晶體管的源極耦接該第二P型晶體管的漏極并形成第四節(jié)點(diǎn)，該第八P型晶體管的漏極耦接?xùn)艠O電壓高電位。

作為可選的技術(shù)方案，該第一時(shí)脈信號(hào)與該第二時(shí)脈信號(hào)的相位差為180度。

此外，本發(fā)明還提出一種顯示裝置，包括上述移位寄存器裝置。

作為可選的技術(shù)方案呢，該顯示裝置還包含顯示面板及時(shí)序控制器，該顯示面板具有復(fù)數(shù)個(gè)以矩陣排列的像素，該移位寄存裝置受控于該時(shí)序控制器，用以序列輸出掃描信號(hào)以從該顯示面板的第一行像素逐一開啟至最后一行像素。

本發(fā)明的移位寄存裝置及顯示裝置，由于其各級(jí)移位寄存器所輸出的掃描信號(hào)僅需要三個(gè)時(shí)間段進(jìn)行操作，其可在正確時(shí)間內(nèi)被拉升，不會(huì)出現(xiàn)現(xiàn)有技術(shù)中2位階拉升的情況，即使輸出負(fù)載較大，也不會(huì)出現(xiàn)輸出波形失真的情況，從而避免了像素誤操作的發(fā)生。

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)中移位寄存器的電路圖；

圖2為圖1中各信號(hào)的時(shí)序圖；

圖3為本發(fā)明的顯示裝置的系統(tǒng)方塊圖；

圖4為本發(fā)明的移位寄存器裝置的方塊圖；

圖5A為本發(fā)明的第i級(jí)移位寄存器的方塊圖；

圖5B為本發(fā)明的第i級(jí)移位寄存器的第一實(shí)施例的電路圖；

圖6為圖5B中各信號(hào)的時(shí)序圖；

圖7為本發(fā)明的第i級(jí)移位寄存器的第二實(shí)施例的電路圖。

具體實(shí)施方式

以下各實(shí)施例的說(shuō)明是參考附加的圖式，用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。本發(fā)明所提到的方向用語(yǔ)，例如「上」、「下」、「前」、「后」、「左」、「右」、「?jìng)?cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語(yǔ)是用以說(shuō)明及理解本發(fā)明，而非用以限制本發(fā)明。

在以下實(shí)施例中，在不同的圖中，相同部分是以相同標(biāo)號(hào)表示。

圖3為本發(fā)明一實(shí)施例的顯示裝置1000的系統(tǒng)方塊圖。請(qǐng)參照?qǐng)D3，顯示裝置1000包括顯示面板10以及時(shí)序控制器20。顯示面板100的顯示區(qū)200內(nèi)具有復(fù)數(shù)個(gè)以矩陣排列的像素。另外，顯示面板100的基板(未繪示，例如為玻璃基板)上的一側(cè)配置有移位寄存裝置100。移位寄存裝置100受控于時(shí)序控制器20，用以序列輸出掃描信號(hào)SS1～SSN以從顯示區(qū)AA內(nèi)的第一行像素逐一開啟至最后一行像素。

更清楚來(lái)說(shuō)，圖4為本發(fā)明的移位寄存裝置的方塊圖。請(qǐng)同時(shí)參照?qǐng)D3與圖4，移位寄存裝置100包括N級(jí)電路結(jié)構(gòu)實(shí)質(zhì)上相同且彼此串接在一起的移位寄存器SR1～SRN。于本實(shí)施例中，由于移位寄存器SR1～SRN的電路結(jié)構(gòu)與工作原理實(shí)質(zhì)上相同，故在此僅針對(duì)第i級(jí)移位寄存器SRi來(lái)做說(shuō)明如下。其中i為大于1的正整數(shù)。

圖5A為本發(fā)明的第i級(jí)移位寄存器的方塊圖；圖5B為本發(fā)明的第i級(jí)移位寄存器的第一實(shí)施例的電路圖。請(qǐng)同時(shí)參照?qǐng)D3至圖5B，第i級(jí)移位寄存器SRi包括輸入單元101、輸出單元102以及控制單元103。其中，輸入單元101用以接收第(i-1)級(jí)移位寄存器SRi-1所輸出的掃描信號(hào)SSi-1(或稱第一掃描信號(hào)，下同)和時(shí)序控制器20所提供的第一時(shí)脈信號(hào)XCK，并據(jù)以輸出充電信號(hào)。于本實(shí)施例中，除了第1級(jí)移位寄存器SR1中的輸入單元101為接收時(shí)序控制器20所提供的起始信號(hào)SP和第一時(shí)脈信號(hào)XCK外，其余移位寄存器中的輸入單元101為接收上一級(jí)移位寄存器所輸出的掃描信號(hào)和第一時(shí)脈信號(hào)XCK。

舉例來(lái)說(shuō)，第2級(jí)移位寄存器SR2中的輸入單元101為接收第1級(jí)移位寄存器SR1所輸出的掃描信號(hào)SS1和第一時(shí)脈信號(hào)XCK，第3級(jí)移位寄存器SR3中的輸入單元101為接收第2級(jí)移位寄存器SR2所輸出的掃描信號(hào)SS2和第一時(shí)脈信號(hào)XCK，依此類推至第N級(jí)移位寄存器SRN中的輸入單元101為接收第(N-1)級(jí)移位寄存器SRN-1所輸出的掃描信號(hào)SSN-1和第一時(shí)脈信號(hào)XCK。

請(qǐng)繼續(xù)參照?qǐng)D5A，輸出單元102耦接輸入單元101，用以接收輸入單元101所輸出的充電信號(hào)以及時(shí)序控制器20所提供的第二時(shí)脈信號(hào)CK，再結(jié)合控制單元103的第一輸出信號(hào)以決定輸出掃描信號(hào)SSi(或稱第二掃描信號(hào)，下同)。控制單元103耦接輸入單元101與輸出單元102，用以接收時(shí)序控制器20所提供的第二時(shí)脈信號(hào)CK及第一時(shí)脈信號(hào)XCK，并據(jù)以決定是否將柵極電壓高電位(VGH)(本實(shí)施例中，第一輸出信號(hào)為柵極電壓高電位)傳遞至輸出單元102。其中，時(shí)序控制器20所提供的第二時(shí)脈信號(hào)CK與第一時(shí)脈信號(hào)XCK的相位差為180度。

請(qǐng)參照?qǐng)D5B，于本實(shí)施例中，輸入單元101具有第一P型晶體管T1。其中，第一P型晶體管T1的柵極接收第一時(shí)脈信號(hào)XCK，第一P型晶體管T1的源極接收第(i-1)級(jí)移位寄存器SRi-1所輸出的掃描信號(hào)SSi-1(第1級(jí)移位寄存器SR1接收起始信號(hào)SP)，第一P型晶體管T1的漏極則用以輸出充電信號(hào)。

本實(shí)施例中，輸出單元102具有第二P型晶體管T2。其中，第二P型晶體管T2的柵極耦接第一P型晶體管T1的漏極并形成第一節(jié)點(diǎn)BT，第二P型晶體管T2的源極用以接收時(shí)序控制器20所提供的第二時(shí)脈信號(hào)CK。

如圖5B所示，本實(shí)施例中，控制單元103具有第三P型晶體管T3、第四P型晶體管T4、第五P型晶體管T5、第六P型晶體管T6、第七P型晶體管T7、第八P型晶體管T8及電容C。其中，第三P型晶體管T3的柵極用以接收時(shí)序控制器20所提供的第二時(shí)脈信號(hào)CK，第三P型晶體管T3的源極耦接電容C的一端并形成第二節(jié)點(diǎn)W，第三P型晶體管T3的漏極耦接?xùn)艠O電壓高電位(VGH)，電容C的另一端用以接收時(shí)序控制器20所提供的第一時(shí)脈信號(hào)XCK。第四P型晶體管T4的柵極耦接第二節(jié)點(diǎn)W，第四P型晶體管T4的源極耦接?xùn)艠O電壓低電平(VGL)，第四P型晶體管T4的漏極耦接第五P型晶體管T5的源極并形成第三節(jié)點(diǎn)Q，第五P型晶體管T5的柵極耦接第一節(jié)點(diǎn)BT，第五P型晶體管T5的漏極耦接?xùn)艠O電壓高電位(VGH)，第六P型晶體管T6的柵極耦接第三節(jié)點(diǎn)Q，第六P型晶體管T6的源極耦接第七P型晶體管T7的漏極，第六P型晶體管T6的漏極耦接?xùn)艠O電壓高電位(VGH)，第七P型晶體管T7的柵極接收時(shí)序控制器20所提供的第二時(shí)脈信號(hào)CK，第七P型晶體管T7的源極耦接第一節(jié)點(diǎn)BT，第八P型晶體管T8的柵極耦接第三節(jié)點(diǎn)Q，第八P型晶體管T8的源極耦接第二P型晶體管T2的漏極并形成第四節(jié)點(diǎn)SSi，第八P型晶體管T8的漏極耦接?xùn)艠O電壓高電位(VGH)。

請(qǐng)參考圖5A、圖5B及圖6，圖6為圖5B中各信號(hào)的時(shí)序圖。本實(shí)施例中是以第1級(jí)移位寄存器SR1為例進(jìn)行詳述。于t1時(shí)間段，第1級(jí)移位寄存器SR1的輸入單元101接收到時(shí)序控制器20所提供的起始信號(hào)SP和第一時(shí)脈信號(hào)XCK，第一時(shí)脈信號(hào)XCK為低電位，第一P型晶體管T1被開啟以對(duì)第一節(jié)點(diǎn)BT進(jìn)行預(yù)充電，將起始信號(hào)SP傳遞至第一節(jié)點(diǎn)BT，由于起始信號(hào)SP為低電位，故第一節(jié)點(diǎn)BT為低電位，從而第二P型晶體管T2被開啟，第二時(shí)脈信號(hào)CK(此時(shí)間段為高電位)傳遞至第四節(jié)點(diǎn)S作為掃描信號(hào)SS1輸出至第2級(jí)移位寄存器SR2，且同時(shí)開啟顯示面板10上AA區(qū)內(nèi)相應(yīng)的第i行像素。與此同時(shí)，由于第二時(shí)脈信號(hào)CK為高電位，第三P型晶體管T3及第七P型晶體管T7關(guān)閉，同時(shí)由于第一時(shí)脈信號(hào)XCK為低電位，第一節(jié)點(diǎn)BT為低電位，故，第五P型晶體管T5被開啟，柵極電壓高電位(VGH)傳遞至第三節(jié)點(diǎn)Q，導(dǎo)致第六P型晶體管T6及第八P型晶體管T8關(guān)閉，第八P型晶體管T8不傳遞柵極電壓高電位(VGH)至第四節(jié)點(diǎn)S。

于t2時(shí)間段，第一時(shí)脈信號(hào)XCK由低電位變成高電位，第二時(shí)脈信號(hào)CK由高電位變成低電位，第一P型晶體管T1關(guān)閉，由于第一節(jié)點(diǎn)BT在t1時(shí)間段為低電位，于t2時(shí)間段耦合效應(yīng)(coupling effect)的影響而使得電位被進(jìn)一步拉低，同時(shí)第二時(shí)脈信號(hào)CK(此時(shí)間段為低電位)傳遞至第四節(jié)點(diǎn)S以作為掃描信號(hào)SS1輸出至第2級(jí)移位寄存器SR2，由于掃描信號(hào)SS1被下拉至低電位，故同時(shí)關(guān)閉顯示面板10的AA區(qū)內(nèi)相應(yīng)的第i行像素。此外，第三P型晶體管T3被開啟，柵極電壓高電位(VGH)傳遞至第二節(jié)點(diǎn)W，導(dǎo)致第四P型晶體管T4關(guān)閉。由于第一節(jié)點(diǎn)BT為低電位，第五P型晶體管T5被開啟，柵極電壓高電位(VGH)傳遞至第三節(jié)點(diǎn)Q，第六P型晶體管T6及第八P型晶體管T8關(guān)閉，故第八P型晶體管T8與第四節(jié)點(diǎn)S之間無(wú)信號(hào)傳遞。第七P型晶體管T7由于第二時(shí)脈信號(hào)CK為低電位而被開啟，但由于第六P型晶體管T6關(guān)閉，兩者間不進(jìn)行信號(hào)傳遞。

于t3時(shí)間段，第一時(shí)脈信號(hào)XCK由高電位變成低電位，第二時(shí)脈信號(hào)CK由低電位變成高電位，故第一P型晶體管T1被開啟，起始信號(hào)SP傳遞至第一節(jié)點(diǎn)BT，由于此時(shí)起始信號(hào)SP為高電位，故第一節(jié)點(diǎn)BT為高電位，從而第二P型晶體管T2關(guān)閉。與此同時(shí)，第三P型晶體管T3由于高電位的第二時(shí)脈信號(hào)CK而關(guān)閉，低電位的第一時(shí)脈信號(hào)XCK自電容C傳遞至第二節(jié)點(diǎn)W，第二節(jié)點(diǎn)W為低電位，使得第四P型晶體管T4被開啟，柵極電壓低電位(VGL)傳遞至第三節(jié)點(diǎn)Q，同時(shí)第五P型晶體管T5由于高電位的第二時(shí)脈信號(hào)CK而關(guān)閉，故第三節(jié)點(diǎn)Q為低電位，第八P型晶體管T8被開啟，柵極電壓高電位(VGH)傳遞至第四節(jié)點(diǎn)S以作為掃描信號(hào)SS1輸出至第2級(jí)移位寄存器SR2。此時(shí)，第七P型晶體管T7由于是高電位的脈信號(hào)CK而關(guān)閉，其與第六P型晶體管T6之間不發(fā)生信號(hào)傳遞。

據(jù)此，當(dāng)時(shí)序控制器20提供起始信號(hào)SP給第1級(jí)移位寄存器SR1的輸入單元101，且分別提供相位差180度的第二時(shí)脈信號(hào)CK與第一時(shí)脈信號(hào)XCK給所有移位寄存器SR1～SRN時(shí)，移位寄存裝置100內(nèi)的移位寄存器SR1～SRN會(huì)序列輸出掃描信號(hào)SS1～SSN，以從顯示區(qū)AA內(nèi)的第一列像素逐一開啟至最后一列像素，而源極驅(qū)動(dòng)器(未繪示)會(huì)提供對(duì)應(yīng)的顯示資料給被移位寄存裝置100所開啟的行像素。顯示面板10即會(huì)顯示影像畫面。

請(qǐng)參考圖7，圖7為本發(fā)明的第i級(jí)移位寄存器的第二實(shí)施例的電路圖。與第一實(shí)施例不同的是，第一實(shí)施例中的電容C被第九P型晶體管T9所代替，第九P型晶體管T9的柵極接收時(shí)序控制器20所提供的第一時(shí)脈信號(hào)XCK，第九P型晶體管T9的源極耦接?xùn)艠O電壓低電位(VGL)，第九P型晶體管T9的漏極耦接第三P型晶體管T3的源極并形成第二節(jié)點(diǎn)W。

本實(shí)施例的各信號(hào)的時(shí)序圖與第一實(shí)施例類似，請(qǐng)同時(shí)參考圖6及圖7。本實(shí)施例中是以第1級(jí)移位寄存器SR1為例進(jìn)行詳述。于t1時(shí)間段，第1級(jí)移位寄存器SR1的輸入單元101接收到時(shí)序控制器20所提供的起始信號(hào)SP和第一時(shí)脈信號(hào)XCK，第一時(shí)脈信號(hào)XCK為低電位，第一P型晶體管T1被開啟以對(duì)第一節(jié)點(diǎn)BT進(jìn)行預(yù)充電，將起始信號(hào)SP傳遞至第一節(jié)點(diǎn)BT，由于起始信號(hào)SP為低電位，故第一節(jié)點(diǎn)BT為低電位，從而第二P型晶體管T2被開啟，第二時(shí)脈信號(hào)CK(此時(shí)間段為高電位)傳遞至第四節(jié)點(diǎn)S作為掃描信號(hào)SS1輸出至第2級(jí)移位寄存器SR2，且同時(shí)開啟顯示面板10上AA區(qū)內(nèi)相應(yīng)的第i行像素。與此同時(shí)，由于第二時(shí)脈信號(hào)CK為高電位，第三P型晶體管T3及第七P型晶體管T7關(guān)閉，同時(shí)由于第一時(shí)脈信號(hào)XCK為低電位，第九P型晶體管T9被開啟，柵極電壓低電位(VGL)被傳遞至第二節(jié)點(diǎn)W，致使第二節(jié)點(diǎn)W為低電位，第四P型晶體管T4被開啟，同時(shí)，第一節(jié)點(diǎn)BT為低電位，致使第五P型晶體管T5被開啟，柵極電壓高電位(VGH)傳遞至第三節(jié)點(diǎn)Q，第三節(jié)點(diǎn)Q處于高電位，導(dǎo)致第六P型晶體管T6及第八P型晶體管T8關(guān)閉，第八P型晶體管T8不傳遞柵極電壓高電位(VGH)至第四節(jié)點(diǎn)S。

于t2時(shí)間段，第一時(shí)脈信號(hào)XCK由低電位變成高電位，第二時(shí)脈信號(hào)CK由高電位變成低電位，第一P型晶體管T1關(guān)閉，由于第一節(jié)點(diǎn)BT在t1時(shí)間段為低電位，于t2時(shí)間段耦合效應(yīng)(coupling effect)的影響而使得電位被進(jìn)一步拉低，同時(shí)第二時(shí)脈信號(hào)CK(此時(shí)間段為低電位)傳遞至第四節(jié)點(diǎn)S以作為掃描信號(hào)SS1輸出至第2級(jí)移位寄存器SR2，由于掃描信號(hào)SS1被下拉至低電位，故同時(shí)關(guān)閉顯示面板10的AA區(qū)內(nèi)相應(yīng)的第i行像素。此外，第九P型晶體管T9關(guān)閉，第三P型晶體管T3被開啟，柵極電壓高電位(VGH)傳遞至第二節(jié)點(diǎn)W，第二節(jié)點(diǎn)W處于高電位，導(dǎo)致第四P型晶體管T4關(guān)閉。由于第一節(jié)點(diǎn)BT為低電位，第五P型晶體管T5被開啟，柵極電壓高電位(VGH)傳遞至第三節(jié)點(diǎn)Q，第三節(jié)點(diǎn)Q處于高電位，致使第六P型晶體管T6及第八P型晶體管T8關(guān)閉，故第八P型晶體管T8與第四節(jié)點(diǎn)S之間無(wú)信號(hào)傳遞。第七P型晶體管T7由于第二時(shí)脈信號(hào)CK為低電位而被開啟，但由于第六P型晶體管T6關(guān)閉，兩者間不進(jìn)行信號(hào)傳遞。

于t3時(shí)間段，第一時(shí)脈信號(hào)XCK由高電位變成低電位，第二時(shí)脈信號(hào)CK由低電位變成高電位，故第一P型晶體管T1被開啟，起始信號(hào)SP傳遞至第一節(jié)點(diǎn)BT，由于此時(shí)起始信號(hào)SP為高電位，故第一節(jié)點(diǎn)BT為高電位，從而第二P型晶體管T2關(guān)閉。與此同時(shí)，第九P型晶體管T9由于低電位的第一時(shí)脈信號(hào)XCK而被開啟，柵極電壓低電位(VGL)被傳遞至第二節(jié)點(diǎn)W，第二節(jié)點(diǎn)W處于低電位，同時(shí)第三P型晶體管T3由于高電位的第二時(shí)脈信號(hào)CK而關(guān)閉，第二節(jié)點(diǎn)W的低電位使得第四P型晶體管T4被開啟，柵極電壓低電位(VGL)傳遞至第三節(jié)點(diǎn)Q，同時(shí)第五P型晶體管T5由于高電位的第一節(jié)點(diǎn)BT而關(guān)閉，故第三節(jié)點(diǎn)Q為低電位，第八P型晶體管T8被開啟，柵極電壓高電位(VGH)傳遞至第四節(jié)點(diǎn)S以作為掃描信號(hào)SS1輸出至第2級(jí)移位寄存器SR2。此時(shí)，第七P型晶體管T7由于是高電位的脈信號(hào)CK而關(guān)閉，其與第六P型晶體管T6之間不發(fā)生信號(hào)傳遞。

本發(fā)明的移位寄存裝置及顯示裝置，由于其各級(jí)移位寄存器所輸出的掃描信號(hào)可在正確時(shí)間內(nèi)被拉升，不會(huì)出現(xiàn)現(xiàn)有技術(shù)中2位階拉升的情況，即使輸出負(fù)載較大，也不會(huì)出現(xiàn)輸出波形失真的情況，從而避免了像素誤操作的發(fā)生。

藉由以上較佳具體實(shí)施例的詳述，是希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所揭露的較佳具體實(shí)施例來(lái)對(duì)本發(fā)明的保護(hù)范圍加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請(qǐng)的權(quán)利要求的保護(hù)范圍內(nèi)。因此，本發(fā)明所申請(qǐng)的權(quán)利要求的保護(hù)范圍應(yīng)該根據(jù)上述的說(shuō)明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。