本

技術(shù)實(shí)現(xiàn)要素：
是關(guān)于一種像素電路，且特別是關(guān)于一種可切換式像素電路。

背景技術(shù)：

近來(lái)，隨著相關(guān)技術(shù)成熟，穿戴式的電子裝置如智慧型手環(huán)、智慧型手表等等的發(fā)展?jié)摿χ饾u受到重視。然而，受限于穿戴式電子裝置的體積與重量需求，所能設(shè)置的電池容量有限。

因此，如何設(shè)計(jì)低功耗的顯示屏幕及像素電路，以滿足電子裝置在極低的功耗下維持顯示畫(huà)面的輸出的需求，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前相關(guān)領(lǐng)域亟需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容

本發(fā)明內(nèi)容的一態(tài)樣為一種像素電路。像素電路包含液晶電容、記憶單元、驅(qū)動(dòng)單元、模式切換單元以及控制單元。記憶單元用以儲(chǔ)存狀態(tài)信號(hào)。驅(qū)動(dòng)單元，包含第一端與第二端，第一端用以接收數(shù)據(jù)電壓，第二端電性連接于液晶電容的第一端，其中驅(qū)動(dòng)單元用以根據(jù)掃描信號(hào)選擇性地導(dǎo)通或關(guān)斷。模式切換單元用以根據(jù)模式切換信號(hào)選擇性地導(dǎo)通或關(guān)斷。控制單元電性連接至模式切換單元于第一節(jié)點(diǎn)，控制單元用以響應(yīng)于狀態(tài)信號(hào)控制第一節(jié)點(diǎn)的電壓電平，于模式切換單元導(dǎo)通時(shí)通過(guò)模式切換單元輸出顯示電壓至液晶電容。

本發(fā)明內(nèi)容的另一態(tài)樣為一種像素電路。像素電路包含液晶電容、記憶單元、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管以及第六晶體管。液晶電容包含第一端以及第二端。記憶單元用以儲(chǔ)存狀態(tài)信號(hào)。第一晶體管的第一端用以接收驅(qū)動(dòng)電壓，第一晶體管的控制端電性連接至記憶單元的第一端，用以接收狀態(tài)信號(hào)。第二晶體管的第一端電性連接至第一晶體管的第二端，第二晶體管的第二端電性連接至液晶電容的第二端，第二晶體管的控制端電性連接至記憶單元的第二端，用以接收狀態(tài)信號(hào)的反相信號(hào)。第三晶體管的第一端電性連接至數(shù)據(jù)線，第三晶體管的控制端電性連接至掃描線，用以接收掃描信號(hào)。第四晶體管的第一端電性連接至第三晶體管的第二端，第四晶體管的第二端電性連接至液晶電容的第一端，第四晶體管的控制端電性連接至掃描線，用以接收掃描信號(hào)。第五晶體管的第一端電性連接至第三晶體管的第二端，第五晶體管的第二端電性連接至記憶單元的第一端，第五晶體管的控制端，用以接收模式切換信號(hào)。第六晶體管的第一端，電性連接至液晶電容的第一端。第六晶體管的第二端，電性連接至第一晶體管的第二端，第六晶體管的控制端，用以接收模式切換信號(hào)。

本發(fā)明內(nèi)容的又一態(tài)樣為一種驅(qū)動(dòng)方法。驅(qū)動(dòng)方法包含：于第一模式下，通過(guò)驅(qū)動(dòng)單元的第一端接收數(shù)據(jù)電壓；根據(jù)掃描信號(hào)選擇性地導(dǎo)通驅(qū)動(dòng)單元，以提供數(shù)據(jù)電壓至液晶電容；于第一模式切換至第二模式時(shí)，通過(guò)記憶單元儲(chǔ)存狀態(tài)信號(hào)；于第二模式下，導(dǎo)通模式切換單元；以及通過(guò)控制單元控制第一節(jié)點(diǎn)的電壓電平響應(yīng)于狀態(tài)信號(hào)，以通過(guò)模式切換單元輸出顯示電壓至液晶電容。

附圖說(shuō)明

圖1為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路的示意圖。

圖2為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示像素電路于不同階段中的信號(hào)波形的示意圖。

圖3為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路的示意圖。

圖4為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示像素電路于不同階段中的信號(hào)波形的示意圖。

圖5為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路的示意圖。

圖6為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路的示意圖。

圖7為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路的示意圖。

圖8為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路的驅(qū)動(dòng)方法的流程圖。

其中，附圖標(biāo)記：

100 像素電路

120 記憶單元

140 驅(qū)動(dòng)單元

160 模式切換單元

180 控制單元

800 驅(qū)動(dòng)方法

Clc 液晶電容

DL 數(shù)據(jù)線

GL 掃描線

INV1、INV2 反相器

M1～M7 晶體管

ND1 節(jié)點(diǎn)

R1 電阻器

Vcom 共同參考電壓

Vdata 數(shù)據(jù)電壓

VDL 數(shù)據(jù)線電壓

Vd 驅(qū)動(dòng)電壓

Vdd 工作電壓

Vgate 掃描信號(hào)

Vs[i]、Vmp 模式切換信號(hào)

SS 狀態(tài)信號(hào)

SS’ 反相信號(hào)

P1～P5 期間

S810～S850 步驟

具體實(shí)施方式

下文舉實(shí)施例配合所附圖式作詳細(xì)說(shuō)明，以更好地理解本發(fā)明內(nèi)容的態(tài)樣，但所提供的實(shí)施例并非用以限制本發(fā)明所涵蓋的范圍，而結(jié)構(gòu)操作的描述非用以限制其執(zhí)行的順序，任何由元件重新組合的結(jié)構(gòu)，所產(chǎn)生具有均等功效的裝置，皆為本發(fā)明所涵蓋的范圍。此外，根據(jù)業(yè)界的標(biāo)準(zhǔn)及慣常做法，圖式僅以輔助說(shuō)明為目的，并未依照原尺寸作圖，實(shí)際上各種特征的尺寸可任意地增加或減少以便于說(shuō)明。下述說(shuō)明中相同元件將以相同的符號(hào)標(biāo)示來(lái)進(jìn)行說(shuō)明以便于理解。

在全篇說(shuō)明書(shū)與申請(qǐng)專利范圍所使用的用詞(terms)，除有特別注明外，通常具有每個(gè)用詞使用在此領(lǐng)域中、在此發(fā)明的內(nèi)容中與特殊內(nèi)容中的平常意義。某些用以描述本發(fā)明的用詞將于下或在此說(shuō)明書(shū)的別處討論，以提供本領(lǐng)域技術(shù)人員在有關(guān)本發(fā)明的描述上額外的引導(dǎo)。

此外，在本文中所使用的用詞“包含”、“包括”、“具有”、“含有”等等，均為開(kāi)放性的用語(yǔ)，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相關(guān)列舉項(xiàng)目中一或多個(gè)項(xiàng)目的任意一個(gè)以及其所有組合。

于本文中，當(dāng)一元件被稱為“連接”或“耦接”時(shí)，可指“電性連接”或“電性耦接”?！斑B接”或“耦接”亦可用以表示二或多個(gè)元件間相互搭配操作或互動(dòng)。此外，雖然本文中使用“第一”、“第二”、…等用語(yǔ)描述不同元件，該用語(yǔ)僅是用以區(qū)別以相同技術(shù)用語(yǔ)描述的元件或操作。除非上下文清楚指明，否則該用語(yǔ)并非特別指稱或暗示次序或順位，亦非用以限定本發(fā)明。

請(qǐng)參考圖1。圖1為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路100的示意圖。如圖1所示，在部分實(shí)施例中，像素電路100包含液晶電容Clc、記憶單元120、驅(qū)動(dòng)單元140、模式切換單元160以及控制單元180，其中記憶單元120用以儲(chǔ)存狀態(tài)信號(hào)SS。在部分實(shí)施例中，像素電路100為可切換式像素電路，可用于采用像素儲(chǔ)存電路(Memory-In-Pixel)的顯示面板當(dāng)中，并藉由內(nèi)置的記憶單元120以實(shí)現(xiàn)在不刷新影像時(shí)持續(xù)提供顯示面板所顯示的影像。

具體來(lái)說(shuō)，像素電路100可操作在一般驅(qū)動(dòng)模式(Normal Mode)以及靜態(tài)模式(Still Mode)。當(dāng)像素電路100操作在一般驅(qū)動(dòng)模式時(shí)，像素電路100通過(guò)數(shù)據(jù)線DL上的數(shù)據(jù)電壓Vdata驅(qū)動(dòng)液晶電容Clc。另一方面，當(dāng)像素電路100切換至靜態(tài)模式時(shí)，像素電路100根據(jù)記憶單元120中儲(chǔ)存的狀態(tài)信號(hào)SS驅(qū)動(dòng)液晶電容Clc。藉此，當(dāng)顯示屏幕中的影像沒(méi)有進(jìn)行更新時(shí)，可藉由記憶單元120儲(chǔ)存的狀態(tài)信號(hào)SS提供影像，便可減少通過(guò)掃描信號(hào)Vgate以及數(shù)據(jù)電壓Vdata驅(qū)動(dòng)液晶電容Clc的時(shí)間，達(dá)到降低功耗的效果。以下段落中將配合圖式，針對(duì)像素電路100內(nèi)的電路結(jié)構(gòu)及相應(yīng)操作進(jìn)行說(shuō)明。

如圖1所示，在結(jié)構(gòu)上，液晶電容Clc包含第一端以及第二端，其中第一端電性耦接至驅(qū)動(dòng)單元140，第二端用以接收共同參考電壓Vcom。驅(qū)動(dòng)單元140包含第一端、第二端以及控制端，其中第一端電性耦接至數(shù)據(jù)線DL，用以接收數(shù)據(jù)電壓Vdata，第二端電性連接于液晶電容Clc的第一端，控制端電性耦接至掃描線GL，用以接收掃描信號(hào)Vgate。

具體來(lái)說(shuō)，在部分實(shí)施例中，驅(qū)動(dòng)單元140用以根據(jù)掃描信號(hào)Vgate選擇性地導(dǎo)通或關(guān)斷，以根據(jù)數(shù)據(jù)電壓Vdata對(duì)液晶電容Clc充電，或是使得記憶單元120根據(jù)數(shù)據(jù)電壓Vdata儲(chǔ)存狀態(tài)信號(hào)SS。舉例來(lái)說(shuō)，當(dāng)像素電路100處于一般驅(qū)動(dòng)模式下時(shí)，數(shù)據(jù)電壓Vdata經(jīng)由導(dǎo)通的驅(qū)動(dòng)單元140對(duì)液晶電容Clc充電。相對(duì)地，當(dāng)像素電路100從一般驅(qū)動(dòng)模式切換至靜態(tài)模式時(shí)，會(huì)先操作在緩沖模式(Pre-Still Mode)下，使得數(shù)據(jù)電壓Vdata經(jīng)由導(dǎo)通的驅(qū)動(dòng)單元140傳遞至記憶單元120。如此一來(lái)，記憶單元120便可根據(jù)數(shù)據(jù)電壓Vdata儲(chǔ)存或更新?tīng)顟B(tài)信號(hào)SS。

在部分實(shí)施例中，像素電路100根據(jù)模式切換單元160進(jìn)行控制操作在一般驅(qū)動(dòng)模式下或是操作在靜態(tài)模式下。具體來(lái)說(shuō)，模式切換單元160電性連接于記憶單元120、驅(qū)動(dòng)單元140以及控制單元180，用以根據(jù)模式切換信號(hào)Vs[i]選擇性地導(dǎo)通或關(guān)斷，以切換像素電路100處于在相應(yīng)的操作模式。舉例來(lái)說(shuō)，在部分實(shí)施例中，當(dāng)模式切換信號(hào)Vs[i]具有低電平時(shí)，模式切換單元160關(guān)斷，像素電路100處于一般驅(qū)動(dòng)模式。相對(duì)地，當(dāng)模式切換信號(hào)Vs[i]具有高電平時(shí)，模式切換單元160導(dǎo)通，像素電路100處于靜態(tài)模式。

在部分實(shí)施例中，控制單元180于節(jié)點(diǎn)ND1電性連接至模式切換單元160?？刂茊卧?80用以響應(yīng)于記憶單元120所儲(chǔ)存的狀態(tài)信號(hào)SS控制節(jié)點(diǎn)ND1的電壓電平，并于像素電路100處于靜態(tài)模式時(shí)通過(guò)模式切換單元160輸出顯示電壓(如：節(jié)點(diǎn)ND1的電壓)至液晶電容Clc。換言之，在部分實(shí)施例中，控制單元180用以于模式切換單元160導(dǎo)通時(shí)通過(guò)模式切換單元160輸出顯示電壓至液晶電容Clc。

如此一來(lái)，通過(guò)以上記憶單元120、驅(qū)動(dòng)單元140、模式切換單元160以及控制單元180的相互操作，像素電路100便可在一般驅(qū)動(dòng)模式中經(jīng)由驅(qū)動(dòng)單元140傳輸數(shù)據(jù)電壓Vdata以驅(qū)動(dòng)液晶電容Clc，并在靜態(tài)模式中經(jīng)由模式切換單元160及控制單元180，根據(jù)記憶單元120所儲(chǔ)存的狀態(tài)信號(hào)SS驅(qū)動(dòng)液晶電容Clc以實(shí)現(xiàn)節(jié)能。以下段落將進(jìn)一步舉例說(shuō)明圖1所示實(shí)施例中各個(gè)操作單元內(nèi)部的具體電路元件及實(shí)作方式。

如圖1所示，在部分實(shí)施例中，控制單元180包含晶體管M1與晶體管M2。在結(jié)構(gòu)上，晶體管M1的第一端用以于模式切換單元160導(dǎo)通時(shí)接收驅(qū)動(dòng)電壓Vd。具體來(lái)說(shuō)，在部分實(shí)施例中，驅(qū)動(dòng)電壓Vd可為與共同參考電壓Vcom反向的電壓信號(hào)。晶體管M1的第二端電性連接至節(jié)點(diǎn)ND1。晶體管M1的控制端電性連接至記憶單元120的第一端，用以接收狀態(tài)信號(hào)SS。晶體管M2的第一端電性連接至節(jié)點(diǎn)ND1。換言之，晶體管M2的第一端與晶體管M1的第二端彼此電性連接。晶體管M2的第二端電性連接至液晶電容Clc的第二端，以接收共同參考電壓Vcom。晶體管M2的控制端電性連接至記憶單元120的第二端，用以接收與狀態(tài)信號(hào)SS反向的反相信號(hào)SS’。

此外，在部分實(shí)施例中，記憶單元120包含反相器INV1與反相器INV2。反相器INV1的輸入端電性連接至晶體管M1的控制端，用以提供狀態(tài)信號(hào)SS。反相器INV1的輸出端電性連接至晶體管M2的控制端，用以提供反相信號(hào)SS’。反相器INV2的輸入端電性連接至反相器INV1的輸出端。反相器INV2的輸出端電性連接至反相器INV1的輸入端。藉此，反相器INV1、INV2的輸入端與輸出端對(duì)接，形成具有雙穩(wěn)態(tài)的鎖存器電路結(jié)構(gòu)。在其中一個(gè)穩(wěn)態(tài)下，狀態(tài)信號(hào)SS具有高電平，反相信號(hào)SS’具有低電平。在另一個(gè)穩(wěn)態(tài)下，狀態(tài)信號(hào)SS具有低電平，反相信號(hào)SS’具有高電平。

此外，在部分實(shí)施例中，驅(qū)動(dòng)單元140包含晶體管M3與晶體管M4。在結(jié)構(gòu)上，晶體管M3的第一端，電性連接至數(shù)據(jù)線DL，用以接收數(shù)據(jù)電壓Vdata。晶體管M3的控制端電性連接至掃描線GL，用以接收掃描信號(hào)Vgate。晶體管M4的第一端電性連接至晶體管M3的第二端。晶體管M4的第二端電性連接至液晶電容Clc的第一端。晶體管M4的控制端電性連接至掃描線GL，用以接收掃描信號(hào)Vgate。

此外，在部分實(shí)施例中，模式切換單元160包含晶體管M5與晶體管M6。在結(jié)構(gòu)上，晶體管M5的第一端電性連接至晶體管M3的第二端。晶體管M5的第二端電性連接至記憶單元120的第一端。晶體管M5的控制端用以接收模式切換信號(hào)Vs[i]。晶體管M6的第一端電性連接至液晶電容Clc的第一端。晶體管M6的第二端電性連接至節(jié)點(diǎn)ND1。換言之，晶體管M6的第二端于節(jié)點(diǎn)ND1電性連接至晶體管M1的第二端以及晶體管M2的第一端。晶體管M6的控制端用以接收模式切換信號(hào)Vs[i]。

為方便及清楚說(shuō)明起見(jiàn)，請(qǐng)一并參考圖2。圖2為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示像素電路100于不同階段中的信號(hào)波形的示意圖。圖2中所繪示的信號(hào)波形是配合圖1所示實(shí)施例進(jìn)行說(shuō)明，但并不以此為限。

如圖2所示，在期間P1內(nèi)，像素電路100操作在第一模式(如：一般驅(qū)動(dòng)模式)下。此時(shí)，掃描線GL上的掃描信號(hào)Vgate以固定頻率(如：60赫茲)自低電平切換至高電平，以導(dǎo)通驅(qū)動(dòng)單元140內(nèi)的晶體管M3、M4。此外，此時(shí)模式切換信號(hào)Vs[i]處于低電平，模式切換單元160內(nèi)的晶體管M5、M6響應(yīng)于模式切換信號(hào)Vs[i]維持關(guān)斷。

如此一來(lái)，當(dāng)掃描信號(hào)Vgate為高電平時(shí)，晶體管M3與晶體管M4響應(yīng)于掃描信號(hào)Vgate導(dǎo)通，液晶電容Clc便可通過(guò)驅(qū)動(dòng)單元140的晶體管M3、M4接收數(shù)據(jù)電壓Vdata。

接著，在期間P2內(nèi)，像素電路100準(zhǔn)備自第一模式(如：一般驅(qū)動(dòng)模式)切換至第二模式(如：靜態(tài)模式)。此時(shí)，像素電路100暫時(shí)處于緩沖模式。在緩沖模式下，模式切換信號(hào)Vs[i]自低電平一度切換至高電平，使得模式切換單元160內(nèi)的晶體管M5、M6導(dǎo)通。如此一來(lái)，由于模式切換單元160的晶體管M5導(dǎo)通，記憶單元120的第一端便可通過(guò)驅(qū)動(dòng)單元140的晶體管M3與模式切換單元160的晶體管M5接收數(shù)據(jù)電壓Vdata，以根據(jù)數(shù)據(jù)電壓Vdata儲(chǔ)存狀態(tài)信號(hào)SS。

如圖2所示，若模式切換單元160導(dǎo)通時(shí)，數(shù)據(jù)電壓Vdata處于高電平，則記憶單元120的第一端便會(huì)由于輸入電壓電平的影響而維持在高電平。記憶單元120的第二端則維持在低電平。換言之，此時(shí)記憶單元120輸出的狀態(tài)信號(hào)SS具有高電平，反相信號(hào)SS’具有低電平。

接著，在期間P3內(nèi)，像素電路100操作在第二模式(如：靜態(tài)模式)下。此時(shí)，掃描線GL上的掃描信號(hào)Vgate維持在低電平。如此一來(lái)，驅(qū)動(dòng)單元140內(nèi)的晶體管M3、M4便會(huì)維持關(guān)斷。此外，此時(shí)模式切換信號(hào)Vs[i]切換至高電平，晶體管M5與晶體管M6響應(yīng)于模式切換信號(hào)Vs[i]導(dǎo)通。

由于在期間P3內(nèi)模式切換單元160導(dǎo)通，液晶電容Clc便可通過(guò)模式切換單元160與控制單元180自節(jié)點(diǎn)ND1接收顯示電壓。

具體來(lái)說(shuō)，控制單元180中的晶體管M1的控制端接收狀態(tài)信號(hào)SS，晶體管M2的控制端接收反相信號(hào)SS’。由于在期間P3中，記憶單元120輸出的狀態(tài)信號(hào)SS處于致能電平(如：高電平)，反相信號(hào)SS’處于禁能電平(如：低電平)，因此晶體管M1相應(yīng)導(dǎo)通，晶體管M2相應(yīng)關(guān)斷，使得節(jié)點(diǎn)ND1的電壓為與共同參考電壓Vcom反相的驅(qū)動(dòng)電壓Vd。如此一來(lái)，液晶電容Clc的第一端便可通過(guò)控制單元180中的晶體管M1以及模式切換單元160內(nèi)的晶體管M6接收與共同參考電壓Vcom反相的驅(qū)動(dòng)電壓Vd作為顯示電壓。

接著，在期間P4內(nèi)，為了進(jìn)行狀態(tài)信號(hào)SS的更新，像素電路100再次暫時(shí)處于緩沖模式。在緩沖模式中，數(shù)據(jù)線DL不再提供與共同參考電壓Vcom反相的驅(qū)動(dòng)電壓Vd，而是與期間P2內(nèi)相似，輸出隨時(shí)間變化的數(shù)據(jù)電壓Vdata以提供數(shù)據(jù)信號(hào)。驅(qū)動(dòng)單元140根據(jù)掃描信號(hào)Vgate選擇性地導(dǎo)通，使得記憶單元120根據(jù)數(shù)據(jù)電壓Vdata更新所儲(chǔ)存的狀態(tài)信號(hào)SS。

如圖2所示，與期間P2內(nèi)像素電路100的操作相似，在緩沖模式下，模式切換信號(hào)Vs[i]自低電平一度切換至高電平，使得模式切換單元160內(nèi)的晶體管M5、M6導(dǎo)通。如此一來(lái)，由于模式切換單元160的晶體管M5導(dǎo)通，記憶單元120的第一端便可通過(guò)驅(qū)動(dòng)單元140的晶體管M3與模式切換單元160的晶體管M5接收數(shù)據(jù)電壓Vdata，以根據(jù)數(shù)據(jù)電壓Vdata更新所儲(chǔ)存的狀態(tài)信號(hào)SS。

如圖2所示，在期間P4內(nèi)，若模式切換單元160導(dǎo)通時(shí)，數(shù)據(jù)電壓Vdata處于低電平，則記憶單元120的第一端便會(huì)由于輸入電壓電平的影響而維持在低電平。記憶單元120的第二端則維持在高電平。換言之，此時(shí)記憶單元120輸出的狀態(tài)信號(hào)SS具有低電平，反相信號(hào)SS’具有高電平。

接著，在期間P5內(nèi)，像素電路100再度自緩沖模式切換回第二模式(如：靜態(tài)模式)下。此時(shí)，數(shù)據(jù)線DL上再次提供驅(qū)動(dòng)電壓Vd，其設(shè)置為與共同參考電壓Vcom反相。掃描線GL上的掃描信號(hào)Vgate維持在低電平。如此一來(lái)，驅(qū)動(dòng)單元140內(nèi)的晶體管M3、M4便會(huì)維持關(guān)斷。此外，此時(shí)模式切換信號(hào)Vs[i]切換至高電平，以導(dǎo)通模式切換單元160內(nèi)的晶體管M5、M6。

與期間P3內(nèi)像素電路100的操作相似，由于在期間P5內(nèi)模式切換單元160導(dǎo)通，液晶電容Clc便可通過(guò)模式切換單元160與控制單元180自節(jié)點(diǎn)ND1接收顯示電壓。

由于在期間P5中，記憶單元120輸出的狀態(tài)信號(hào)SS處于禁能電平(如：低電平)，反相信號(hào)SS’處于致能電平(如：高電平)，因此晶體管M1相應(yīng)關(guān)斷，晶體管M2相應(yīng)導(dǎo)通，使得節(jié)點(diǎn)ND1的電壓與共同參考電壓Vcom同相。如此一來(lái)，液晶電容Clc的第一端便可通過(guò)控制單元180中的晶體管M2以及模式切換單元160內(nèi)的晶體管M6與液晶電容Clc的第二端電性連接，并接收共同參考電壓Vcom。換言之，此時(shí)液晶電容Clc的第一端接收共同參考電壓Vcom作為顯示電壓。藉此，于期間P5內(nèi)，液晶電容Clc的第一端與第二端具有相同的電壓電平。

如圖2所示，經(jīng)由上述期間P3與期間P5內(nèi)像素電路100的操作，當(dāng)狀態(tài)信號(hào)SS具有第一電平(如：高電平)時(shí)，控制單元180控制液晶電容Clc的第一端與第二端之間具有電壓差。具體來(lái)說(shuō)，液晶電容Clc的第二端接收共同參考電壓Vcom。液晶電容Clc的第一端接收數(shù)據(jù)線DL上與共同參考電壓Vcom反向的驅(qū)動(dòng)電壓Vd作為顯示電壓。相對(duì)地，當(dāng)狀態(tài)信號(hào)SS具有第二電平，(如：低電平)時(shí)，控制單元180控制液晶電容Clc的第一端與第二端之間具有相同的電壓電平。具體來(lái)說(shuō)，液晶電容Clc的第一端接收共同參考電壓Vcom作為顯示電壓。因此液晶電容Clc的第一端與第二端皆接收共同參考電壓Vcom。

在部分實(shí)施例中，記憶單元120所操作的工作電壓Vdd亦可根據(jù)像素電路100的不同模式進(jìn)行調(diào)整。舉例來(lái)說(shuō)，在期間P1、P2、P4的一般驅(qū)動(dòng)模式和緩沖模式中，工作電壓Vdd可處于較低的電壓電平(如：約5伏)，以節(jié)省耗損。在期間P1、P2中，工作電壓Vdd可處于較低的電壓電平(如：約5伏)，以節(jié)省耗損。相對(duì)地，在期間P3、P5的靜態(tài)模式中，工作電壓Vdd可處于相對(duì)較高的電壓電平(如：約8伏)，以確保狀態(tài)信號(hào)SS與反相信號(hào)SS’的電壓電平，使得接收狀態(tài)信號(hào)SS以及反相信號(hào)SS’的晶體管M1、M2可以正常啟閉。如圖2所示，對(duì)于狀態(tài)信號(hào)SS與反相信號(hào)SS’而言，在期間P2、P4的緩沖模式中具有約5伏的高電平，在期間P3、P5的靜態(tài)模式中則具有約8伏的高電平。

如此一來(lái)，像素電路100便可在第二模式(如：靜態(tài)模式)下，實(shí)現(xiàn)根據(jù)記憶單元120中儲(chǔ)存的狀態(tài)信號(hào)SS驅(qū)動(dòng)液晶電容Clc的操作。藉此，當(dāng)顯示屏幕中的影像沒(méi)有進(jìn)行更新時(shí)，可藉由記憶單元120儲(chǔ)存的狀態(tài)信號(hào)SS提供影像，便可減少通過(guò)掃描信號(hào)Vgate與數(shù)據(jù)電壓Vdata驅(qū)動(dòng)液晶電容Clc的時(shí)間，達(dá)到降低功耗的效果。

此外，通過(guò)將記憶單元120與控制單元180中晶體管M1、M2的控制端電性連接，并自記憶單元120輸出狀態(tài)信號(hào)SS與反相信號(hào)SS’控制晶體管M1、M2的啟閉，可避免記憶單元120的兩端的電位受到晶體管分壓效應(yīng)或者與共同參考電壓Vcom耦合的影響而驟降或驟升，導(dǎo)致記憶單元120紀(jì)錄狀態(tài)信號(hào)SS錯(cuò)誤的問(wèn)題。藉此，像素電路100的制程容許范圍可進(jìn)一步提升，也避免了在不同模式切換過(guò)程中畫(huà)面閃爍的現(xiàn)象。

本領(lǐng)域具通常知識(shí)者當(dāng)明白圖1中所繪示的具體電路為舉例說(shuō)明，僅為本發(fā)明內(nèi)容可能的實(shí)施方式之一，并非用以限制本發(fā)明內(nèi)容。

舉例來(lái)說(shuō)，請(qǐng)參考圖3。圖3為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路100的示意圖。于圖3中，與圖1的實(shí)施例有關(guān)的相似元件以相同的參考標(biāo)號(hào)表示以便于理解，且相似元件的具體原理已于上述段落中詳細(xì)說(shuō)明，若非與圖3的元件間具有協(xié)同運(yùn)作關(guān)系而必要介紹者，于此不再贅述。

和圖1所示實(shí)施例相比，在圖3所示的實(shí)施例中，控制單元180中的晶體管M1的第一端電性連接于數(shù)據(jù)線DL。換言之，在部分實(shí)施例中，數(shù)據(jù)線DL上的數(shù)據(jù)線電壓VDL可在不同期間P1～P5內(nèi)分別提供數(shù)據(jù)電壓Vdata與驅(qū)動(dòng)電壓Vd。

為方便及清楚說(shuō)明起見(jiàn)，請(qǐng)一并參考圖4。圖4為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示像素電路100于不同階段中的信號(hào)波形的示意圖。圖4中所繪示的信號(hào)波形是配合圖3所示實(shí)施例進(jìn)行說(shuō)明，但并不以此為限。

如圖4所示，由于當(dāng)像素電路100操作在靜態(tài)模式(如：期間P3、P5)下時(shí)，數(shù)據(jù)線DL不需要提供數(shù)據(jù)電壓Vdata驅(qū)動(dòng)液晶電容Clc。另一方面，當(dāng)像素電路100操作在一般驅(qū)動(dòng)模式和緩沖模式(如：期間P1、P2、P4)下時(shí)，像素電路100不需要提供驅(qū)動(dòng)電壓Vd驅(qū)動(dòng)液晶電容Clc供控制單元180作為顯示電壓輸出。因此，在部分實(shí)施例中，像素電路100可通過(guò)同一條信號(hào)線于不同模式中分別提供驅(qū)動(dòng)電壓Vd至控制單元180，或是提供數(shù)據(jù)電壓Vdata至驅(qū)動(dòng)單元140。

舉例來(lái)說(shuō)，在部分實(shí)施例中，于期間P1、P2中，數(shù)據(jù)線DL上的數(shù)據(jù)線電壓VDL為數(shù)據(jù)電壓Vdata，隨時(shí)間變化，以提供驅(qū)動(dòng)單元140驅(qū)動(dòng)液晶電容Clc，并使得記憶單元120根據(jù)數(shù)據(jù)電壓Vdata儲(chǔ)存狀態(tài)信號(hào)SS。接著，于期間P3中，數(shù)據(jù)線DL上的數(shù)據(jù)線電壓VDL為驅(qū)動(dòng)電壓Vd，其設(shè)置為與共同參考電壓Vcom反相。接著于期間P4中，數(shù)據(jù)線DL上的數(shù)據(jù)線電壓VDL再次設(shè)置為數(shù)據(jù)電壓Vdata，隨時(shí)間變化，使得記憶單元120再次根據(jù)數(shù)據(jù)電壓Vdata更新所儲(chǔ)存的狀態(tài)信號(hào)SS。接著，于期間P5中，數(shù)據(jù)線DL上的數(shù)據(jù)線電壓VDL再次設(shè)置為與共同參考電壓Vcom反相的驅(qū)動(dòng)電壓Vd。

藉此，在圖3所示實(shí)施例中，控制單元180中的晶體管M1的第一端便可電性連接于數(shù)據(jù)線DL，并通過(guò)數(shù)據(jù)線DL接收驅(qū)動(dòng)電壓Vd，以簡(jiǎn)化像素電路100的電路設(shè)計(jì)。

于圖4中，其余的信號(hào)波形與圖2的實(shí)施例相似，其與像素電路100相互運(yùn)作的具體原理已于上述段落中詳細(xì)說(shuō)明，故不再于此贅述。

請(qǐng)參考圖5。圖5為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路100的示意圖。于圖5中，與圖1的實(shí)施例有關(guān)的相似元件以相同的參考標(biāo)號(hào)表示以便于理解，且相似元件的具體原理已于上述段落中詳細(xì)說(shuō)明，若非與圖5的元件間具有協(xié)同運(yùn)作關(guān)系而必要介紹者，于此不再贅述。和圖1所示實(shí)施例相比，在圖5所示的實(shí)施例中，記憶單元120更包含晶體管M7。在結(jié)構(gòu)上，晶體管M7的第一端電性連接于反相器INV1的輸入端，晶體管M7的第二端電性連接于反相器INV2的輸出端。晶體管M7的控制端電性連接于掃描線GL，用以接收掃描信號(hào)Vgate。在部分實(shí)施例中，晶體管M7可采用與晶體管M3不同型的晶體管。舉例來(lái)說(shuō)，在部分實(shí)施例中，晶體管M1～M6可為N型金屬氧化物半導(dǎo)體場(chǎng)效晶體管(NMOS)，晶體管M7可為P型金屬氧化物半導(dǎo)體場(chǎng)效晶體管(PMOS)。

藉此，當(dāng)晶體管M3響應(yīng)于掃描信號(hào)Vgate導(dǎo)通以對(duì)液晶電容Clc充電時(shí)，晶體管M7關(guān)斷使得記憶單元120的鎖存中斷。通過(guò)設(shè)置晶體管M7實(shí)現(xiàn)記憶單元120的鎖存中斷，可進(jìn)一步提高像素電路100的制程容許范圍。

請(qǐng)參考圖6。圖6為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路100的示意圖。于圖6中，與圖1的實(shí)施例有關(guān)的相似元件以相同的參考標(biāo)號(hào)表示以便于理解，且相似元件的具體原理已于上述段落中詳細(xì)說(shuō)明，若非與圖6的元件間具有協(xié)同運(yùn)作關(guān)系而必要介紹者，于此不再贅述。和圖1所示實(shí)施例相比，在圖6所示的實(shí)施例中，記憶單元120更包含電阻器R1。電阻器R1電性連接于反相器INV1的輸入端與反相器INV2的輸出端之間。

與圖5所繪示實(shí)施例中的晶體管M7的作用相似，在本實(shí)施例中，在更新?tīng)顟B(tài)信號(hào)SS時(shí)，電阻器R1可視為開(kāi)路(Open)，以實(shí)現(xiàn)記憶單元120的鎖存中斷，以進(jìn)一步提高像素電路100的制程容許范圍。在部分實(shí)施例中，電阻器R1的體積比圖5所繪示實(shí)施例中的晶體管M7更小，因此可進(jìn)一步縮小記憶單元120的電路面積。

請(qǐng)參考圖7。圖7為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路100的示意圖。于圖7中，與圖1的實(shí)施例有關(guān)的相似元件以相同的參考標(biāo)號(hào)表示以便于理解，且相似元件的具體原理已于上述段落中詳細(xì)說(shuō)明，若非與圖7的元件間具有協(xié)同運(yùn)作關(guān)系而必要介紹者，于此不再贅述。和圖1所示實(shí)施例相比，在圖7所示的實(shí)施例中，驅(qū)動(dòng)單元140中晶體管M3的第二端電性連接于模式切換單元160中晶體管M5的第一端以及晶體管M6的第一端。換言之，在本實(shí)施例中驅(qū)動(dòng)單元140亦可僅由一個(gè)晶體管開(kāi)關(guān)元件實(shí)現(xiàn)。

此外，如圖7所示，在本實(shí)施例中，晶體管M6的控制端，用以接收另一個(gè)獨(dú)立的模式切換信號(hào)Vmp。換言之，晶體管M5和晶體管M6的控制端并非彼此耦接以使得晶體管M5和晶體管M6響應(yīng)于同一個(gè)信號(hào)啟閉，而是分別根據(jù)相異的模式切換信號(hào)Vs[i]以及模式切換信號(hào)Vmp控制晶體管M5和晶體管M6的操作。

具體來(lái)說(shuō)，在部分實(shí)施例中，在期間P1、P2、P4的一般驅(qū)動(dòng)模式和緩沖模式中，模式切換信號(hào)Vmp處于一禁能電平使得晶體管M6維持關(guān)斷。換言之，當(dāng)期間P2、P4的緩沖模式中，晶體管M5導(dǎo)通以寫(xiě)入或更新?tīng)顟B(tài)信號(hào)SS時(shí)，晶體管M6不會(huì)導(dǎo)通。相對(duì)地，在期間P3、P5的靜態(tài)模式中，模式切換信號(hào)Vmp處于一致能電平使得晶體管M6導(dǎo)通，使得節(jié)點(diǎn)ND1的電壓可經(jīng)由晶體管M6傳輸至液晶電容Clc作為顯示電壓。此時(shí)模式切換信號(hào)Vs[i]可切換至禁能電平以關(guān)斷晶體管M5。由于晶體管M5關(guān)斷液晶電容Clc的第一端與記憶單元120之間的路徑，記憶單元120所儲(chǔ)存的狀態(tài)信號(hào)SS便可在靜態(tài)模式中維持在相應(yīng)的穩(wěn)態(tài)，而不會(huì)受到電路反饋的影響。

如此一來(lái)，像素電路100便可進(jìn)一步節(jié)省所使用的晶體管元件數(shù)量，像素電路100的成本與電路面積也可相應(yīng)降低。

綜上所述，本領(lǐng)域具通常知識(shí)者當(dāng)明白像素電路100中的電路單元可以多種不同具體電路實(shí)現(xiàn)，上述實(shí)施例中所繪示的具體電路僅為本發(fā)明內(nèi)容可能的實(shí)施方式之一，并非用以限制本發(fā)明內(nèi)容。

請(qǐng)參考圖8。圖8為根據(jù)本發(fā)明內(nèi)容部分實(shí)施例所繪示的像素電路100的驅(qū)動(dòng)方法800的流程圖。為方便及清楚說(shuō)明起見(jiàn)，下述驅(qū)動(dòng)方法800是配合圖1～圖7所示實(shí)施例進(jìn)行說(shuō)明，但不以此為限，任何熟習(xí)此技藝者，在不脫離本發(fā)明內(nèi)容的精神和范圍內(nèi)，當(dāng)可對(duì)作各種更動(dòng)與潤(rùn)飾。如圖8所示，驅(qū)動(dòng)方法800包含步驟S810、S820、S830、S840以及S850。

首先，在步驟S810中，于第一模式(如：一般驅(qū)動(dòng)模式)下，通過(guò)驅(qū)動(dòng)單元140的第一端接收數(shù)據(jù)電壓Vdata。接著，在步驟S820中，根據(jù)掃描信號(hào)Vgate選擇性地導(dǎo)通驅(qū)動(dòng)單元140，以提供數(shù)據(jù)電壓Vdata至液晶電容Clc。

接著，在步驟S830中，于第一模式(如：一般驅(qū)動(dòng)模式)切換至第二模式(如：靜態(tài)模式)時(shí)，通過(guò)記憶單元120儲(chǔ)存狀態(tài)信號(hào)SS。具體來(lái)說(shuō)，在部分實(shí)施例中，于第一模式切換至第二模式時(shí)，模式切換單元160導(dǎo)通使得記憶單元120根據(jù)數(shù)據(jù)電壓Vdata儲(chǔ)存狀態(tài)信號(hào)SS，如圖2實(shí)施例中的期間P2所示。

接著，在步驟S840中，于第二模式(如：靜態(tài)模式)下，導(dǎo)通模式切換單元160，如圖2實(shí)施例中的期間P3、P5所示。

最后，在步驟S850中，通過(guò)控制單元180控制節(jié)點(diǎn)ND1的電壓電平響應(yīng)于狀態(tài)信號(hào)SS，以通過(guò)模式切換單元160輸出顯示電壓至液晶電容Clc。具體來(lái)說(shuō)，在部分實(shí)施例中，步驟S850中輸出顯示電壓至液晶電容Clc的步驟可進(jìn)一步包含當(dāng)狀態(tài)信號(hào)SS具有第一電平(如：高電平)時(shí)，輸出顯示電壓使得液晶電容Clc的第一端與第二端之間具有電壓差(如圖2實(shí)施例中的期間P3所示)，以及當(dāng)狀態(tài)信號(hào)SS具有第二電平(如：低電平)時(shí)，輸出顯示電壓使得液晶電容Clc的第一端與第二端具有相同的電壓電平(如圖2實(shí)施例中的期間P5所示)。

此外，如上述段落中所述，在部分實(shí)施例中，于第一模式(如：一般驅(qū)動(dòng)模式)切換至第二模式(如：靜態(tài)模式)時(shí)，亦可選擇性地導(dǎo)通驅(qū)動(dòng)單元140以及模式切換單元160，使得記憶單元120根據(jù)新的數(shù)據(jù)電壓Vdata更新?tīng)顟B(tài)信號(hào)SS，如圖2實(shí)施例中的期間P4所示。

所屬技術(shù)領(lǐng)域具有通常知識(shí)者可直接了解此驅(qū)動(dòng)方法800如何基于上述多個(gè)不同實(shí)施例中的像素電路100以執(zhí)行該等操作及功能，故不再此贅述。

雖然本文將所公開(kāi)的方法示出和描述為一系列的步驟或事件，但是應(yīng)當(dāng)理解，所示出的這些步驟或事件的順序不應(yīng)解釋為限制意義。例如，部分步驟可以以不同順序發(fā)生和/或與除了本文所示和/或所描述的步驟或事件以外的其他步驟或事件同時(shí)發(fā)生。另外，實(shí)施本文所描述的一個(gè)或多個(gè)態(tài)樣或?qū)嵤├龝r(shí)，并非所有于此示出的步驟皆為必需。此外，本文中的一個(gè)或多個(gè)步驟亦可能在一個(gè)或多個(gè)分離的步驟和/或階段中執(zhí)行。

綜上所述，本發(fā)明內(nèi)容通過(guò)應(yīng)用上述多個(gè)實(shí)施例中的像素電路100以及驅(qū)動(dòng)方法800進(jìn)行一般驅(qū)動(dòng)模式和靜態(tài)模式的切換，可減少通過(guò)掃描信號(hào)Vgate以及數(shù)據(jù)電壓Vdata驅(qū)動(dòng)液晶電容Clc的時(shí)間，達(dá)到降低功耗的效果。此外，通過(guò)像素電路100的電路架構(gòu)與相應(yīng)的驅(qū)動(dòng)方法800進(jìn)行操作，亦可避免電壓暫態(tài)驟降或驟升導(dǎo)致記憶單元120紀(jì)錄狀態(tài)信號(hào)SS錯(cuò)誤的問(wèn)題。藉此，像素電路100的制程容許范圍可進(jìn)一步提升，也避免了在模式切換過(guò)程中輸出畫(huà)面閃爍的現(xiàn)象。

在本發(fā)明內(nèi)容的各個(gè)實(shí)施例中，晶體管M1～M7、電阻器R1、反相器INV1、INV2以及液晶電容Clc等等其他元件皆可由適當(dāng)?shù)碾娮与娐吩?shí)作。此外，在不沖突的情況下，在本發(fā)明內(nèi)容各個(gè)圖式、實(shí)施例及實(shí)施例中的特征與電路可以相互組合。圖式中所繪示的電路僅為示例之用，是簡(jiǎn)化以使說(shuō)明簡(jiǎn)潔并便于理解，并非用以限制本發(fā)明內(nèi)容。

雖然本發(fā)明內(nèi)容已以實(shí)施方式揭露如上，然其并非用以限定本發(fā)明內(nèi)容，任何熟習(xí)此技藝者，在不脫離本發(fā)明內(nèi)容的精神和范圍內(nèi)，當(dāng)可作各種更動(dòng)與潤(rùn)飾，因此本發(fā)明內(nèi)容的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。